Raccolta di esercizi di

Fondamenti di Elettronica

Corso di laurea in ingegneria informatica

Andrea Cester

1 Reti elettriche 2
A) Reti elettriche in regime stazionario 2
B) Reti elettriche in regime transitorio 5
2 Semiconduttori e dispositivi elettronici 7
A) Semiconduttori 7
B) Diodo 8
C) Transistor MOSFET 9
D) Circuiti con MOSFET 10
3 Porte logiche 14
A) Segnali digitali e interruttori 14
B) Invertitore CMOS 16
C) Logica statica complementare 20
D) Porte logiche a pass-transistor 32
4 Tecnologie e Layout 38
5 Blocchi logico-aritmetici 40
6 Latch, FF e circuiti sequenziali 44
A) Latch e Flip-Flop 44
B) Pipeline e circuiti sequenziali 48
C) Temporizzazione dei circuiti sequenziali 51
7 Memorie a semiconduttore 53
8 Circuit logici programmabili 57


1 Reti elettriche

A) Reti elettriche in regime stazionario

Esercizio A.1

DATI: $R_1 = 1\Omega$, $R_2 = 3\Omega$, $V_I = 4V$, $V_{DD} = 2V$, $V_{SS}=-2V$

Calcolare la tensione V_{OUT} nei due circuiti in figura.



Soluzione


a) $V_{OUT} = 1V$;
b) $V_{OUT} = 3V$

Esercizio A.2

DATI: $R_1 = 1\Omega$, $R_2 = 2\Omega$, $I = 3A$

Calcolare:

1. Le correnti attraverso le resistenze R_1 e R_2;
2. La tensione V_{OUT}.



Soluzione


1. $I_1 = 2A$; $I_2=1A$
2. $V_{OUT} = -2V$

Esercizio A.3

DATI: $R_1 = 4.7k\Omega$, $R_2 = 2.2k\Omega$, $R_3 = 18k\Omega$, $V_A = 10V$

Dato il circuito in figura calcolare:

1. Le tensioni V_1 e V_2 ai capi delle resistenze R_1 e R_2.
2. Le correnti I_1, I_2 e I_3 attraverso le resistenze R_1, R_2 e R_3.
3. La potenza erogata dal generatore di tensione V_A.
4. La potenza elettrica consumata dalle tre resistenze.



Soluzione


1. $V_1 = 7.06V$, $V_2 = 2.94V$
2. $I_1 = 1.5mA$, $I_2 = 1.34mA$, $I_3 = 0.16mA$
3. $P_A = 15mW$
4. $P_1 = 10.6mW$, $P_2 = 3.9mW$, $P_3 = 0.5mW$

Esercizio A.4

DATI: $R_1 = 4.7\ k\Omega$, $R_2 = 2.2\ k\Omega$, $R_3 = 3.6\ k\Omega$, $I_A = 5mA$

Dato il circuito in figura calcolare:

1. Le correnti I_1 e I_2 attraverso le resistenze R_1, R_2.
2. Le tensioni V_1, V_2 e V_3 ai capi delle resistenze R_1, R_2 e R_3.
3. La potenza erogata dal generatore di corrente I_A.
4. La potenza elettrica consumata dalle tre resistenze.



Soluzione


1. $I_1 = 2.76mA$, $I_2 = 2.24mA$,
2. $V_1 = 12.98\ V$, $V_2 = 4.92\ V$, $V_3 = 8.06\ V$,
3. $P_A = 64.9mW$,
4. $P_1 = 35.9mW$, $P_2 = 11mW$, $P_3 = 18mW$

Esercizio A.5

DATI: $R_A = 2k\Omega$, $R_B = 6k\Omega$, $R_C = 3k\Omega$.

Dato il circuito in figura:

1. Trovare l'espressione di V_O in funzione di V_A e V_B
2. Quanto vale il potenziale V_O
   a. $V_A = 2V$ e $V_B = 0V$
   b. $V_A = 0V$ e $V_B = -3V$
   c. $V_A = 2V$ e $V_B = -3V$



Soluzione


1. $V_O = \dfrac{\frac{V_A}{R_A}+\frac{V_B}{R_B}}{\frac{1}{R_A}+\frac{1}{R_B}+\frac{1}{R_C}}$
2. a) $V_O = 1V$;
   b) $V_O = -0.5V$;
   c) $V_O = 0.5V$;

Esercizio A.6

DATI: $R_A = 2k\Omega$, $R_B = 6k\Omega$, $R_C = 3k\Omega$.

Dato il circuito in figura:

1. Trovare l'espressione di V_O in funzione di V_A e V_B
2. Quanto vale il potenziale V_O con:
   a. $V_A = -1V$, $V_B = 0V$, $V_C = 0V$
   b. $V_A = 0V$, $V_B = 0V$, $V_C = -3V$
   c. $V_A = -1V$, $V_B = 6V$, $V_C = 0V$
   d. $V_A = -1V$, $V_B = 6V$, $V_C = -3V$



Soluzione


1. $V_O = \dfrac{\frac{V_A}{R_A}+\frac{V_B}{R_B}+\frac{V_C}{R_C}}{\frac{1}{R_A}+\frac{1}{R_B}+\frac{1}{R_C}}$
2. a) $V_O = -0.5V$;
   b) $V_O = -1V$;
   c) $V_O = 0.5V$;
   d) $V_O = -0.5V$

Esercizio A.7

DATI: R_1 = 1 kΩ, R_2 = 4 kΩ, R_3 = 1 kΩ, V_A = 5V, I_A = 5mA.

Dato il circuito in figura, calcolare:

1. Le tensioni V_1, V_2, V_3 e le correnti I_1, I_2, I_3 usando le leggi di kirchhoff e di ohm
2. Le tensioni V_1, V_2, V_3 e le correnti I_1, I_2, I_3 usando il metodo della sovrapposizione degli effetti.



Soluzione


V_1 = 5V, I_1 = 5mA,
V_2 = 0, I_2 = 0,
V_3 = 5V, I_3 = 5mA

Esercizio A.8

DATI: R_1 = 1kΩ, R_2 = 3kΩ, R_3 = 2kΩ, V_S = 10V, I_S = 5mA

Dato il circuito in figura calcolare la tensione V_{OUT} e le correnti I_1, I_2 e I_3 usando:

1. Le leggi di kirchhoff
2. La sovrapposizione degli effetti
3. Il teorema di Thevenin
4. Il teorema di Norton




Soluzione

V_{OUT} = 3.75V;
I_1 = -6.25mA;
I_2 = 1.25mA;
I_3 = 5mA;

Esercizio A.9

DATI: I_1 = I_2 = 2mA, R_1 = 50kΩ, R_2 = 100kΩ, V_A = 3V, V_B = 12V.

Dato il circuito in figura trovare il valore del potenziale V_C



Soluzione

V_C = 6V


B) Reti elettriche in regime transitorio

Esercizio B.1

DATI: $R_1 = 1k\Omega$, $R_2 = 9k\Omega$, C=1pF, $V_A = 5V$.

Sia dato il circuito in figura in cui l'interruttore, inizialmente aperto, si chiude all'istante t = 0. Trovare:

1. La tensione V_C per t < 0
2. La tensione V_C a regime per t > 0
3. L'andamento di $V_C(t)$ per t > 0.
4. L'energia iniziale e finale (a regime) immaginata nel condensatore.



Soluzione


1. $V_C(0) = 0$
2. $V_C(\infty) = 4.5V$
3. $V_C(t) = \frac{V_A R_2}{R_1+R_2}\left(1 - e^{-\frac{t}{(R_1 \| R_2)C}}\right)$
4. $E_{INI} = 0$, $E_{FIN} = 10.1pJ$

Esercizio B.2

DATI: $R_1 = 20k\Omega$, $R_2 = 80k\Omega$, C=10nF, $V_A = 5V$.

Sia dato il circuito in figura in cui l'interruttore, inizialmente chiuso, si apre all'istante t = 0. Trovare:

1. La tensione V_C per t < 0
2. La tensione V_C a regime per t > 0
3. L'andamento di $V_C(t)$ per t > 0.
4. L'energia iniziale e finale (a regime) immaginata nel condensatore.




Soluzione

1. $V_C(0) = 4V$
2. $V_C(\infty) = 0V$
3. $V_C(t) = \frac{V_A R_2}{R_1+R_2} e^{-\frac{t}{R_2 C}}$
4. $E_{INI} = 800nJ$, $E_{FIN} = 0$

Esercizio B.3

DATI: R_1 = 10kΩ, R_2 = 90kΩ, C = 10pF, V_{DD} = 3V.



Sia dato il circuito in figura in cui l'interruttore, inizialmente aperto, si chiude all'istante t = 0. Trovare:

1. Le tensioni dei nodi X e Y per t < 0
2. Le tensioni dei nodi X e Y a regime per t > 0
3. L'andamento di $V_X(t)$ e di $V_Y(t)$ per t > 0.
4. L'energia iniziale e finale (a regime) immaginata nel condensatore.

Soluzione

1. $V_C(0) = 4V$
2. $V_C(\infty) = 0V$
3. $V_X(t) = V_Y(t) = V_{DD} - \frac{V_{DD}R_1}{R_1+R_2}\left(1 - e^{-\frac{t}{(R_1||R_2)C}}\right)$
4. $E_{INI} = 0$, $E_{FIN} = 36.5pJ$

2 Semiconduttori e dispositivi elettronici

A) Semiconduttori

Esercizio A.1

DATI: concentrazione di portatori intrinseci: $n_i = 1.45 \cdot 10^{10} cm^{-3}$;

Consideriamo un semiconduttore di tipo n realizzato inserendo nel reticolo $N_D = 5 \cdot 10^{16} cm^{-3}$ atomi donatori.

1. Calcolare la concentrazione di elettroni e di lacune in equilibrio

Supponiamo di aggiungere N_A atomi accettori.

2. Ricalcolare la concentrazione di elettroni e lacune in equilibrio se $N_A = 10^{16} cm^{-3}$
3. Ricalcolare la concentrazione di elettroni e lacune in equilibrio se $N_A = 2 \cdot 10^{17} cm^{-3}$

Soluzione

1. $n = 5 \cdot 10^{16} cm^{-3}$; $p = 4.2 \cdot 10^{3} cm^{-3}$;
2. $n = 4 \cdot 10^{16} cm^{-3}$; $p = 5.3 \cdot 10^{3} cm^{-3}$;
3. $n = 1.4 \cdot 10^{3} cm^{-3}$; $p = 1.5 \cdot 10^{16} cm^{-3}$;

Esercizio A.2

DATI: concentrazione di portatori intrinseci: $n_i = 1.45 \cdot 10^{10} cm^{-3}$; mobilità di elettroni e lacune: $\mu_n = 1000 cm^2/Vs$, $\mu_p = 300 cm^2/Vs$, carica elementare $q = 1.6 \cdot 10^{-19} C$

Determinare il tipo di semiconduttore e calcolarne la resistività con i seguenti valori di drogaggio accettore N_A e donatore N_D:

1. $N_D = N_A = 0$
2. $N_D = 5 \cdot 10^{15} cm^{-3}$, $N_A = 0$
3. $N_D = 0$, $N_A = 3 \cdot 10^{16} cm^{-3}$
4. $N_D = 5 \cdot 10^{15} cm^{-3}$, $N_A = 3 \cdot 10^{16} cm^{-3}$
5. $N_D = 5 \cdot 10^{17} cm^{-3}$, $N_A = 3 \cdot 10^{16} cm^{-3}$

Soluzione

1. Intrinseco, $\rho = 331.6\ \Omega \cdot cm$
2. Tipo n, $\rho = 1.25\ \Omega \cdot cm$
3. Tipo p, $\rho = 0.69\ \Omega \cdot cm$
4. Tipo p, $\rho = 0.83\ \Omega \cdot cm$
5. Tipo n, $\rho = 13.3\ m\Omega \cdot cm$

Esercizio A.3

DATI: concentrazione di portatori intrinseci: $n_i = 1.45 \cdot 10^{10} cm^{-3}$; mobilità di elettroni e lacune: $\mu_n = 1000 cm^2/Vs$, $\mu_p = 300 cm^2/Vs$, carica elementare $q = 1.6 \cdot 10^{-19} C$

Consideriamo un semiconduttore lungo L = 10μm e di sezione 100μm x 200 μm. Sappiamo che è drogato con $N_D = 2 \cdot 10^{16} cm^{-3}$ atomi donatori.

Calcolare la corrente che lo attraversa quando è applicata una tensione pari a 0.2V ai suoi capi.

Soluzione


I = 128 mA

B) Diodo

Esercizio B.1

Dato il circuito in figura in cui R = 10kΩ e il diodo ha V_{ON} = 0.5V, calcolare V_D e I_D con:

1. V_S = 2.5V
2. V_S = -2.5V
3. V_S = 0.2V
4. V_S = 0V




Soluzione

1. V_D = 0.5V, I_D = 0.2mA
2. V_D = -2.5V, I_D = 0
3. V_D = -0.2V, I_D = 0
4. V_D = 0, I_D = 0

Esercizio B.2

Dato il circuito in figura in cui R = 5kΩ e il diodo ha V_{ON} = 0.6V, calcolare V_D e I_D con:

1. V_S = -3V
2. V_S = -1V
3. V_S = 3V




Soluzione


1. V_D = 0.6V, I_D = 0.48mA
2. V_D = 0.6, I_D = 80µA
3. V_D = -3V, I_D = 0

Esercizio B.3

Dato il circuito in figura realizzato con R_1 = 5kΩ, R_2 = 10kΩ, e un diodo con V_{ON} = 0.6V, tracciare la tensione V_O in funzione della tensione V_S.

Soluzione







Esercizio B.4

Dato il circuito in figura in cui R_S = 500Ω, R_L = 2kΩ, V_{ON} = 0.5V, V_{DD} = 2.5V, tracciare la tensione V_O in funzione della tensione V_S. Quanto vale il valore massimo e minimo di V_O?

Soluzione



Tensione massima: 3V, tensione minima: -0.5V



C) Transistor MOSFET

Esercizio C.1

DATI: $k_n' = 120\mu A/V^2$; $V_{TN0} = 0.5V$; $V_{DSATN} = 0.7V$; $\gamma = 0.7V^{1/2}$; $\phi=0.3V$; $\lambda_n = 0.1V^{-1}$; $W_n = 0.5\mu m$; $L_n = 0.25\mu m$.

Consideriamo un MOS a canale n. Supponiamo che i terminali di gate, drain, source e bulk siano polarizzati con tensione V_G, V_D, V_S, V_B rispettivamente. Calcolare la corrente di drain I_{DS} nelle seguenti condizioni di polarizzazione:

1. $V_G = 1.5V$, $V_D = 0.4V$, $V_S = 0V$, $V_B = 0V$;
2. $V_G = 1.5V$, $V_D = 0.4V$, $V_S = 0V$, $V_B = -2.5V$;
3. $V_G = 1.5V$, $V_D = 2.5V$, $V_S = 0V$, $V_B = 0V$;
4. $V_G = 1.5V$, $V_D = 2.5V$, $V_S = 0V$, $V_B = -2.5V$;

Soluzione

1. $I_{DS} = 79.9\mu A$
2. $I_{DS} = 12\mu A$
3. $I_{DS} = 136.5\mu A$
4. $I_{DS} = 14.4\mu A$

Esercizio C.2

DATI: $k_p' = 35\mu A/V^2$; $V_{TP0} = -0.4V$; $V_{DSATP} = -1.2V$; $\gamma = 0.6V^{1/2}$; $\phi = 0.3V$; $\lambda_p = -0.08V^{-1}$; $W_p = 0.9\mu m$; $L_p = 0.3\mu m$;

Consideriamo un MOS a canale p. Supponiamo che i terminali di gate, drain, source e bulk siano polarizzati con tensione V_G, V_D, V_S, V_B rispettivamente. Calcolare la corrente di drain I_{DS} nelle seguenti condizioni di polarizzazione:

1. $V_G = -1.5V$, $V_D = -0.7V$, $V_S = 0V$, $V_B = 0V$;
2. $V_G = -1.5V$, $V_D = -0.7V$, $V_S = 0V$, $V_B = 3V$;
3. $V_G = -2V$, $V_D = -1.5V$, $V_S = 0V$, $V_B = 0V$;
4. $V_G = -2V$, $V_D = -1.5V$, $V_S = 0V$, $V_B = 3V$;

Soluzione

1. $I_{DS}=58.2\mu A$;
2. $I_{DS}=11.1\mu A$;
3. $I_{DS}=141.1\mu A$;
4. $I_{DS}=11.8\mu A$;


D) Circuiti con MOSFET

Esercizio D.1

DATI: $R_D = 5k\Omega$, $k_n' = 100\mu A/V^2$, $V_{TN} = 1V$, $Z_n = 8$

Dato il circuito in figura, determinare la corrente I_D attraverso la resistenza R_D e la tensione V_O con:

1. $V_I = 0.5V$;
2. $V_I = 2V$;



Soluzione


1. $I_D = 0$, $V_O = 0.5V$;
2. $I_D = 100\mu A$, $V_O = 1.5V$;

Esercizio D.2

DATI: $R_D = 4k\Omega$, $k_n' = 125\mu A/V^2$, $V_{DSATN} = 0.6V$, $V_{TN} = 0.5V$, $Z_n = 8$, $V_{DD} = 3.3V$

Dato il circuito in figura, determinare:

1. La regione di funzionamento del transistor.
2. La corrente attraverso la resistenza R_D.
3. Modificare il valore di R_D in modo che la corrente di polarizzazione del MOSFET sia $I_{DS} = 600\mu A$.



Soluzione


1. Saturazione di velocità con $V_{GS} = V_{DS} = 1.8V$
2. $I_D = 375\mu A$
3. $R_D = 1.5k\Omega$

Esercizio D.3

DATI: $R_D = 6k\Omega$, $k_p' = 50\mu A/V^2$, $V_{DSATP} = -0.9V$, $V_{TP} = -0.5V$, $Z_p = 4$, $V_{DD} = 2.5V$

Dato il circuito in figura, determinare:

1. La tensione V_O.
2. La corrente I_R attraverso la resistenza R_D.
3. Modificare il valore di R_D in modo che la tensione di uscita sia $V_O = V_{DD}/2$




Soluzione

1. $V_O = 0.805V$
2. $I_R = 134\mu A$
3. $R_D = 22.2k\Omega$

Esercizio D.4

DATI: $k_n' = 100\mu A/V^2$, $V_{DSATN} = 0.8V$, $V_{TN} = 0.6V$, $Z_n = 3$, $V_{DD} = 3.3V$

Dato il circuito in figura, determinare la corrente attraverso la serie di MOSFET e la tensione V_{GS} e V_{DS} di entrambi i MOSFET.



Soluzione


$I_{DS} = 414.6\mu A$,
$V_{GS1} = 3.3V$, $V_{DS1} = 0.573V$
$V_{GS2} = 2.127V$, $V_{DS2} = 2.727V$

Esercizio D.5

DATI: $k_n' = 90\mu mA/V^2$, $k_p' = 30\mu A/V^2$, $V_{TN} = -V_{TP} = 0.7V$, $V_{DD} = 5V$, $Z_p = 4$, $Z_n = 2$

Dato il circuito in figura, usando il modello a canale lungo, determinare:

1. La tensione V_O.
2. La corrente attraverso i due MOSFET



Soluzione


1. $V_O = 2.348V$
2. $I_{DS} = 163.7\mu A$

Esercizio D.6

DATI: $k_n' = 120\mu mA/V^2$, $k_p' = 40\mu A/V^2$, $V_{DSATN} = 0.7V$, $V_{DSATP} = -1V$, $V_{TN} = -V_{TP} = 0.6V$, $V_{DD} = 3.5V$, $Z_p = 4$, $Z_n = 2$

Dato il circuito in figura, usando il modello a canale corto, determinare:

1. La tensione V_O.
2. La corrente attraverso i due MOSFET



Soluzione


1. $V_O = 1.657V$
2. $I_{DS} = 118.8\mu A$

Esercizio D.7

DATI: $R_D = 10k\Omega$, $k_n' = 80\mu A/V^2$, $V_{TN} = 1V$, $V_{DSATN} = 1.2V$, $Z_n = 3$, $V_{DD} = 5V$

Dato il circuito in figura, determinare la corrente I_D e la tensione V_O con:

1. $V_I = 0V$;
2. $V_I = 1.5V$;
3. $V_I = 2.5V$;
4. $V_I = 5V$.



Soluzione


1. $I_D = 0$, $V_O = 5V$;
2. $I_D = 30\mu A$, $V_O = 4.7V$;
3. $I_D = 259.2\mu A$, $V_O = 2.41V$;
4. $I_D = 450\mu A$; $V_{DS} = 0.5V$;

Esercizio D.8

DATI: $k_n' = 120\mu mA/V^2$, $k_p' = 40\mu A/V^2$, $V_{DSATN} = 0.6V$, $V_{DSATP} = -0.9V$, $V_{TN} = -V_{TP} = 0.5V$, $V_{DD} = 2.5V$, $Z_p = 2$, $Z_n = 4$

Dato il circuito in figura, trovare la corrente I_D e la tensione V_O con:

1. $V_I = 0V$;
2. $V_I = V_{DD}$;




Soluzione

1. $V_O = 2.5V$, $I_{DS} = 0$
2. $V_O = 0.12V$, $I_{DS} = 111.6\mu A$

Esercizio D.9

DATI: V_{TN0}=0.4V, parametri per l'effetto body: γ=0.4V$^{1/2}$, ϕ = 0.35V.

Consideriamo un transistor NMOS che carica una capacità C_L come nel circuito in figura. Calcolare la tensione ai capi della capacità in condizioni stazionarie nei seguenti casi:



1. $V_G = V_D = 2.5V$
2. $V_G = 2.5V$ e $V_D = 2V$
3. $V_G = 2.5V$ e $V_D = 1V$


Soluzione

1. $V_X = 1.8V$
2. $V_X = 1.8V$
3. $V_X = 1V$

Esercizio D.10

DATI: $V_{TP0} = -0.5V$, parametri per l'effetto body: γ=0.5V$^{1/2}$, ϕ = 0.3V.

Consideriamo un transistor PMOS che carica una capacità C_L come nel circuito in figura (il substrato del PMOS è al potenziale V_{DD}). Calcolare la tensione V_X in condizioni stazionarie nei seguenti casi:



1. $V_{DD} = 3V$ e $V_G = 0V$
2. $V_{DD} = 3V$ e $V_G = 1V$
3. $V_{DD} = 3$ e $V_G = -2V$


Soluzione

1. $V_X = 0.93V$
2. $V_X = 1.79V$
3. $V_X = 0V$


Esercizio D.11

DATI: $V_{TN0} = -V_{TP0} = 0.5V$; $\gamma = 0.6V^{1/2}$; $\phi = 0.3V$;
$V_{DD} = 3V$;

Dati i due circuiti in figura tracciare l'andamento della tensione V_{OUT} in funzione di V_{IN} per $0 < V_{IN} < V_{DD}$, in condizioni stazionarie.




(a)



(b)


Soluzione



Esercizio D.12

DATI: $k_n' = 90\mu A/V^2$; $V_{TN} = 0.5V$; $V_{DSATN} = 0.7V$; $W_n = 1.8\mu m$; $L_n = 0.3\mu m$; $V_G = 3V$; $V_S = 0V$;

Per ciascuna rete di NMOS calcolare, il fattore di forma equivalente e la resistenza equivalente, assumendo che ciascuna rete sia inserita in un circuito alimentato a V_{DD}=3V.




Soluzione

Circuito A: $Z_{EQ} = 2$, $R_{EQ} = 8.31k\Omega$
Circuito B: $Z_{EQ} = 18$, $R_{EQ} = 0.92k\Omega$
Circuito C: $Z_{EQ} = 4$, $R_{EQ} = 4.15k\Omega$

Esercizio D.13

DATI: $k_p' = 40\mu A/V^2$; $V_{TP} = -0.8V$; $V_{DSATP} = -2V$; $W_p = 1.2\mu m$; $L_p = 0.4\mu m$; $V_G = 0V$; $V_S = 4V$;

Per ciascuna rete di NMOS calcolare, il fattore di forma equivalente e la resistenza equivalente, assumendo che ciascuna rete sia inserita in un circuito alimentato a $V_{DD} = 4V$.



Soluzione


Circuito A: $Z_{EQ} = 1$, $R_{EQ} = 17k\Omega$
Circuito B: $Z_{EQ} = 9$, $R_{EQ} = 1.9k\Omega$
Circuito C: $Z_{EQ} = 2$, $R_{EQ} = 8.5k\Omega$


3 Porte logiche


A) Segnali digitali e interruttori

Esercizio A.1

DATI: $k_n' = 125\mu A/V^2$, $k_p' = 40\mu A/V^2$, $V_{TN} = -V_{TP} = 0.4V$, $V_{DSATN} = 0.6V$, $V_{DSATP} = -1V$, $Z_n = 2$, $Z_p = 2$, $V_{DD} = 2.5V$, $C = 2fF$. *supponiamo che l'effetto body (se presente) provochi una variazione della tensione di soglia $|\Delta V_T| = 0.3V$ con segno opportuno.*









Consideriamo i circuiti in figura, che rappresentano interruttori a MOSFET che trasmettono il segnale digitale V_I verso l'uscita V_O. Sappiamo che il generatore V_I commuta periodicamente e istantaneamente tra 0V (valore logico "0") e V_{DD} (valore logico "1"). Per tutti i circuiti:


1. Calcolare il valore massimo e minimo della tensione V_O trasmessa dagli interruttori.
2. Disegnare qualitativamente la forma d'onda di V_I e V_O.
3. Calcolare il tempo di ritardo del segnale V_O rispetto al segnale V_I.

Soluzione

1. (a) $V_{OH} = 2.5V$, $V_{OL} = 0.7V$
   (b) $V_{OH} = 1.8V$, $V_{OL} = 0V$
   (c) $V_{OH} = 2.5V$, $V_{OL} = 0V$
2. Tensione di uscita









3. (a) $t_{pLH} = 21.8ps$, $t_{pHL} = 43.6ps$
   (b) $t_{pLH} = 19.2ps$, $t_{pHL} = 9.6ps$
   (c) $t_{pLH} = 10.2$, $t_{pHL} = 7.9ps$

Esercizio A.2

DATI: $k_n' = 125\mu A/V^2$, $k_p' = 40\mu A/V^2$, $V_{TN} = -V_{TP} = 0.4V$, $V_{DSATN} = 0.6V$, $V_{DSATP} = -1V$, $Z_n = 2$, $Z_p = 2$, $V_{DD} = 2.5V$, $C = 2fF$. *supponiamo che l'effetto body (se presente) provochi una variazione della tensione di soglia $|\Delta V_T| = 0.3V$ con segno opportuno.*



(a)




(b)


Consideriamo i circuiti in figura, che rappresentano interruttori a MOSFET che trasmettono il segnale digitale V_I verso l'uscita V_O. Sappiamo che il generatore V_I commuta periodicamente e istantaneamente tra 0V (valore logico "0") e V_{DD} (valore logico "1"). Per tutti i circuiti:

1. Calcolare il valore massimo e minimo della tensione V_O trasmessa dagli interruttori.
2. Disegnare qualitativamente la forma d'onda di V_I e V_O.
3. Calcolare il tempo di ritardo del segnale V_O rispetto al segnale V_I.

Soluzione

1. (a) $V_{OH} = 2.5V$, $V_{OL} = 0V$
   (b) $V_{OH} = 1.8V$, $V_{OL} = 0.7V$
2. Tensione di uscita





3. (a) $t_{pLH} = 21.8ps$, $t_{pHL} = 9.6ps$
   (b) $t_{pLH} = 19.2ps$, $t_{pHL} = 43.6ps$

B) Invertitore CMOS

Esercizio B.1

DATI: k_n'= 120μA/V^2, k_p'= 40μA/V^2, V_{TN} = -V_{TP} = 0.4V; V_{DSATN} = 0.6V; V_{DSATP} = -0.9V; C_{g0} = 20fF/μm^2, C_{d0} = C_{s0} = 5fF/μm. Lunghezza di canale di tutti i MOS: L=0.2μm.

Consideriamo un invertitore CMOS alimentato a V_{DD} = 2.5V con i MOS di dimensione W_n = W_p = 0.3μm:

1. Calcolare le capacità di ingresso e di uscita.
2. Calcolare Il tempo di ritardo t_{pLH} e t_{pHL} e quello intrinseco dell'invertitore.
3. Ridimensionare il PMOS in modo tale da ottimizzare la media dei tempi di ritardo e calcolare i relativi tempi di ritardo.
4. Ridimensionare il PMOS in modo tale che i tempi di ritardo siano bilanciati (t_{pLH} = t_{pHL}) e trovare il loro valore.

A partire dalle dimensioni del punto precedente, supponiamo di aggiungere un carico C_L =10fF all'uscita dell'invertitore.

5. Quanto vale la capacità totale del nodo di uscita? e quanto il fan-out?
6. Ricalcolare i tempi di ritardo.
7. Supponendo che l'invertitore stia eseguendo 15·10^6 cicli 0→1→0 al secondo, quanto vale il consumo dinamico di potenza? Quanto vale l'energia assorbita dall'alimentazione ad ogni ciclo?

Soluzioni

1. C_{IN} = 3.2fF, C_{OUT} = 4fF
2. t_{pHL0} = 20ps, t_{pLH0} = 43.6ps, t_{p0} = 31.8ps
3. Z_p'= 3; t_{pHL0} = 24.7ps, t_{pLH0} = 36.5ps, t_{p0} = 30.6ps
4. Z_p'' = 4.36, t_{pHL0} =t_{pLH0}=t_{p0}=31.8ps
5. C_F = 16.4fF, f=1.96
6. t_{pHL} = t_{pLH} = t_p = 81.7ps
7. P_{dyn}=1.53μW

Esercizio B.2

DATI: R_{n0} = 20kΩ, R_{p0} = 45kΩ, capacità parassite di un NMOS e un PMOS: C_{g0} = 25fF/μm^2, C_{d0} = C_{s0} = 6fF/μm; W_n = 0.4μm; L = 0.2μm

Calcolare:

1. La larghezza di canale del PMOS che rende uguali i tempi di ritardo LH e HL e il relativo tempo di ritardo
2. La larghezza di canale del PMOS che ottimizza il tempo di propagazione intrinseco medio.
3. Con questo ultimo dimensionamento calcolare i tempi di ritardo LH e HL e il temnpo di propagazione medio quando all'uscita è connesso un carico C_L = 15fF.

Soluzione

1. W_p = 0.9μm; t_{pLH0} = t_{pHL0} = t_{p0} = 53.8ps
2. W_p = 0.6μm; t_{pLH0} = 62.1ps; t_{pHL0} = 41.4ps; t_{p0} = 51.8ps
3. t_{pLH} = 217.4ps; t_{pHL} = 144.9ps; t_{p0} = 181.1ps

Esercizio B.3

DATI: k_n'= 123.5μA/V^2, k_p'= 40.7μA/V^2, V_{TN} = -V_{TP} = 0.5V; V_{DSATN} = 0.55V; V_{DSATP} = -0.8V; Un NMOS e un PMOS con Z=1 ha capacità parassite C_{g0} = 12.8fF/μm^2, C_{d0} = C_{s0} = 4fF/μm. Lunghezza di canale di tutti i MOS: L=0.25μm. Tensione di alimentazione V_{DD} = 2.5V

Consideriamo la coppia di invertitori CMOS connessi in cascata come indicato in figura. Calcolare:

1. Sapendo che gli NMOS abbiano larghezza di canale W_n = 0.5μm, dimensionare i PMOS per ottimizzare il tempo di propagazione attraverso la porta logica.

Con il dimensionamento trovato al punto precedente calcolare:


2. La tensione di soglia logica V_M e i margini di immunità ai disturbi all'ingresso IN.
3. Il tempo di ritardo a vuoto
4. L'energia assorbita dall'alimentazione quando l'ingresso compie il ciclo 0→1→0

Colleghiamo ora un carico C_L = 80fF in uscita. Calcolare:

5. Il tempo di ritardo
6. L'energia assorbita dall'alimentazione quando l'ingresso compie il ciclo 0→1→0

Ridimensioniamo ora NMOS e PMOS del secondo invertitore aumentando la larghezza di canale di 4 volte e lasciando inalterata la lunghezza. Calcolare:

7. Il tempo di ritardo intrinseco e con il carico C_L
8. L'energia assorbita dall'alimentazione quando l'ingresso compie il ciclo 0→1→0



Soluzione

1. W_p = 0.75 μm
2. V_M = 1.12V, NM_L = 1.12V, NM_H = 1.38V
3. t_{p0} = 96.6 ps
4. E_{VDD} = 87.5 fJ
5. t_p = 648.6 ps
6. E_{VDD} = 587.5 fJ
7. t_{p0} = 179.4 ps, t_p = 317.4 ps
8. E_{VDD} = 756.2 fJ

Esercizio B.4

DATI: R_{n0}=10kΩ e R_{p0}=22.5kΩ; Capacità parassite per un MOS: C_{g0} = 12fF/μm^2, C_{d0} = 4fF/μm. Tensione di alimentazione 2.5V. Tutti i MOS hanno lunghezza di canale 0.25μm.

Vogliamo realizzare un buffer CMOS invertente in modo da pilotare un carico di 4pF,mantenendo il primo invertitore con NMOS di larghezza W_n=0.5μm.

1. Calcolare il dimensionamento ottimo dei transistor e il numero ottimo di invertitori.
2. Calcolare il tempo di ritardo complessivo del buffer.
3. Assumendo che all'ingresso del circuito sia applicata un'onda quadra di frequenza 1MHz, calcolare il consumo dinamico di potenza dell'intero buffer.

Soluzioni


1. N=5, fattore di scala dei vari stadi f=4.03;
2. T_p = 457.4ps;
3. P_{dyn} = 44.2μW;

Esercizio B.5

DATI: $k_n' = 124.6\mu A/V^2$; $k_p' = 40.7\mu A/V^2$; $V_{DSATN} = 0.7V$; $V_{DSATP} = -1V$; $V_{TN} = -V_{TP} = 0.5V$; $L = 0.3\mu m$; $V_{DD} = 3V$; capacità parassite: $C_{g0} = 10fF/\mu m^2$ e $C_{d0} = C_{s0} = 2fF/\mu m$. Capacità di carico esterna $C_L = 2.2pF$.

Consideriamo il circuito in figura in cui il fattore di forma di tutti gli NMOS è $Z_n = 4$ e quello dei PMOS è $Z_p = 9$. All'ingresso sia applicata un'onda quadra tra 0V e V_{DD}, con frequenza $f_0 = 10MHz$.

1. Calcolare le capacità di ingresso e di uscita di ciascun invertitore
2. Calcolare la capacità di ciascun nodo del circuito.
3. Calcolare i tempi di propagazione t_{pLH} e t_{pHL} dall'ingresso IN all'uscita OUT.
4. Calcolare il consumo di potenza dell'intero circuito.
5. Mantenendo Z_n invariato nel primo invertitore, ridimensionare in modo opportuno Z_p e tutti gli altri invertitori in modo da ottimizzare il tempo di propagazione.
6. Calcolare il nuovo tempo di propagazione e il consumo di potenza



Soluzione

1. $C_{IN} = 11.7fF$; $C_{OUT} = 7.8fF$;
2. $C_{X1} = C_{X2} = C_{X3} = C_{X4} = 19.5fF$; $C_{X5} = 2.21pF$
3. $t_p = 4.73ns$
4. $P_{dyn} = 205.7\ \mu W$
5. $f = 3$; $Z_n = 4, 12, 36, 108, 324$; $Z_p = 6, 18, 54, 162, 486$
6. $t_{BUF} = 426.7ps$, $P_{dyn} = 359.3\mu W$

Esercizio B.6

DATI: $R_{n0} = 14k\Omega$, $R_{p0} = 28k\Omega$; Capacità di un MOS: $C_{g0} = 16fF/\mu m^2$, $C_{d0} = C_{s0} = 4.8fF/\mu m$; $V_{DD} = 2.5V$. Lunghezza di canale (per tutti i MOS) $L = 0.25\mu m$. Assumiamo che il minimo valore tecnologicamente realizzabile per la larghezza di canale di un transistor sia $W_{MIN} = 0.5\mu m$.

1. Disegnare lo schema elettrico e dimensionare i transistor di un oscillatore ad anello con frequenza il più vicino possibile a 400MHz, utilizzando invertitori con NMOS di dimensioni minime. Dimensionare i PMOS in modo tale da rendere minimo il tempo di propagazione medio attraverso gli invertitori.
2. Calcolare la frequenza effettiva di oscillazione e il consumo dinamico

Soluzioni


1. $W_p = 0.707\mu m$, $N = 21$;
2. $f = 384.4$ MHz; $P_{dyn} = 25.5\mu W$

Esercizio B.7

DATI: $R_{n0} = 15k\Omega$, $R_{p0} = 30k\Omega$; $C_{g0} = 20fF/\mu m^2$, $C_{d0} = C_{s0} = 3fF/\mu m$; $V_{DD} = 2V$, $L = 0.2\mu m$.

Consideriamo il circuito in figura, in cui i MOS hanno fattori di forma $Z_n = 1.5$ e $Z_p = 3$.

1. Calcolare la frequenza di oscillazione e il consumo dinamico.
2. Come cambia la risposta al punto precedente se al nodo OUT viene connesso un carico esterno $C_L = 10fF$?



Soluzione

1. $F = 1.3GHz$; $P_{dyn} = 290\ \mu W$
2. $F = 532MHz$; $P_{dyn} = 142\ \mu W$

Esercizio B.8

DATI: $k_n' = 120\mu A/V^2$, $k_p' = 40\mu A/V^2$, $V_{TN} = -V_{TP} = 0.5V$, $V_{DSATN} = 0.7V$, $V_{DSATP} = -1V$, $Z_n = 2$, $Z_p = 3$, $C_{gn} = 1.6fF$, $C_{dn} = C_{sn} = 2fF$, $C_{gp} = 2.4fF$, $C_{dp} = C_{sp} = 3fF$.

Dato un invertitore alimentato con $V_{DD} = 3V$ che pilota un carico esterno $C_L = 10fF$. Calcolare:


1. Il tempo di ritardo intrinseco
2. Il tempo di ritardo con carico C_L.
3. Il tempo di ritardo intrinseco e con carico C_L raddoppiando il fattore di forma del PMOS (mantenere L costante).

Soluzioni

1. $t_{p0} = 26.9ps$;
2. $t_p = 80.8ps$;
3. $t_{p0} = 30.1ps$; $t_p = 67.8ps$

Esercizio B.9

Consideriamo una porta NOT in cui il tempo di ritardo dipende dalla capacità di carico esterna come mostrato in figura. Determinare la resistenza e la capacità di uscita della porta.




Soluzioni

$R_{OUT} = 11.6k\Omega$
$C_{OUT} = 2.5fF$

C) Logica statica complementare

Esercizio C.1

DATI: $k_n' = 120\mu A/V^2$; $Z_n = 2$; $V_{TN} = 0.5V$; $V_{DSATN} = 0.6V$; $V_{DD}=3V$




Data la rete di MOSFET in figura, calcolare:


1. La resistenza equivalente di ciascun NMOS della rete.
2. La resistenza della rete con:
   a. A = 0, B = 1, C = 1
   b. A = 1, B = 1, C = 1
3. Disegnare l'interruttore equivalente alla rete di NMOS
4. Disegnare la rete duale di PMOS

Soluzione

1. $R_n = 7.1k\Omega$
2. a) $R_{eq} = \infty$, b) $R_{eq} = 21.3k\Omega$
3. interruttore equivalente




4. rete duale



Esercizio C.2

DATI: $k_n = 125\mu A/V^2$; $Z_n = 2$; $V_{DSATN} = 0.65V$; $V_{TN} = 0.5V$; $V_{DD}=2.5V$




Data la rete di MOSFET in figura, calcolare:


1. La resistenza equivalente di ciascun NMOS della rete.
2. La resistenza della rete con:
   a. A = 0, B = 0, C = 1
   b. A = 1, B = 1, C = 1
   c. A = 1, B = 1, C = 1
3. Disegnare l'interruttore equivalente alla rete di NMOS
4. Disegnare la rete duale di PMOS

Soluzione

1. $R_n = 4.6k\Omega$
2. a) $R_{eq} = 4.6k\Omega$, b) $R_{eq} = 2.3k\Omega$, c) $R_{eq} = 1.53k\Omega$
3. interruttore equivalente




4. rete duale



Esercizio C.3

DATI: $R_n = 5k\Omega$; $R_p = 5k\Omega$




Data la rete di MOSFET in figura:

1. Disegnare la rete duale di PMOS
2. Disegnare l'interruttore equivalente della rete di NMOS di partenza e di quella di PMOS disegnata al punto 1
3. Calcolare la resistenza equivalente delle due reti con:
    a. A = 0, B = 0, C = 1
    b. A = 1, B = 1, C = 0
    c. A = 1, B = 0, C = 0
    d. A = 0, B = 0, C = 0

Soluzione

1. Rete duale



2. Interruttori equivalenti


$A \cdot B + C$ $\quad$ $A \cdot B + C$



3. a) $R_{EQN} = 5k\Omega$, $R_{EQP} = \infty$
   b) $R_{EQN} = 10k\Omega$, $R_{EQP} = \infty$
   c) $R_{EQN} = \infty$, $R_{EQP} = 20k\Omega$
   d) $R_{EQN} = \infty$, $R_{EQP} = 15k\Omega$

Esercizio C.4

DATI: $k_n' = 80\mu A/V^2$; $Z_n = 3$; $V_{DSATN} = 0.8V$; $V_{TN} = 0.5V$; $V_{DD} = 3V$



Data la rete di NMOS in figura, calcolare la resistenza equivalente con le seguenti configurazioni di ingressi:

1. A = B = C = D = E = F = 1
2. A = B = D = E = F = 1, C = 0
3. A = B = C = D = E = 1, F = 0
4. A = 0, B = C = D = E = F = 1

Soluzione

1. $R_{EQ} = 6.2k\Omega$
2. $R_{EQ} = 6.7k\Omega$
3. $R_{EQ} = 13.95k\Omega$
4. $R_{EQ} = 11.16k\Omega$

Esercizio C.5

Per ciascuna funziona logica elencata di seguito, calcolare la probabilità P_F che F sia a 1:

1. F = A·B
2. F = A+B
3. F = A⊕B
4. F = A + B·C,
5. F = (A+B)·C + D
6. F = A·(B+C)+B·D+C·E

Soluzione

1. $p_F = p_A p_B$
2. $p_F = p_A + (1 - p_A)p_B$
3. $p_F = p_A(1 - p_B) + (1 - p_A)p_B$
4. $p_F = p_A + (1 - p_A)p_B p_C$
5. $p_F = p_D + (1 - p_D)p_C[p_A + (1 - p_A)p_B]$
6. $p_F = (1 - p_A)[p_C p_E + p_B(1 - p_C)p_D + p_B p_C p_D(1 - p_E)] + p_A[p_B + (1 - p_B)p_C]$

Guida alla soluzione

1) F = A·B

La funzione logica AND assume il valore "1" solo se A = B = 1. Se A e B sono indipendenti, la probabilità che A·B = 1 è data dal prodotto delle due probabilità $p_F = p_A p_B$.

2) F = A + B

La funzione OR assume il valore logico 0 solo quando entrambi gli ingressi sono a 0. Quindi possiamo calcolare la probabilità che F sia a 0 ($1 - p_F$) come il prodotto delle probabilità che entrambi gli ingressi siano a 0:

$$1 - p_F = (1 - p_A)(1 - p_B)$$

Da questa espressione ricaviamo P_F:

$$p_F = 1 - (1 - p_A)(1 - p_B) = p_A + (1 - p_A)p_B$$

3) F = A ⊕ B

La funzione XOR assume il valore logico 1 in due casi: A=1 e B = 0, oppure, A=0 e B=1. La probabilità che l'uscita F sia a 1 è data da:

$$p_F = p_A(1 - p_B) + (1 - p_A)p_B$$

4) F = A + B·C

Primo metodo

Usiamo i risultati ottenuti nei punti 1 e 2. F può essere riscritta come combinazione di AND e di OR: F = A + X con X = B·C. Possiamo esprimere la probabilità P_F nel modo seguente:

$$p_X = p_B p_C \qquad funzione\ AND$$

$$p_F = p_A + (1 - p_A)p_X = p_A + (1 - p_A)p_B p_C \qquad funzione\ OR$$

Secondo metodo: tabella di verità

Un modo alternativo per calcolare la probabilità di commutazione del nodo F è utilizzare la tabella di verità della funzione F(A,B,C) e calcolando le probabilità relative a ciascuna configurazione degli ingressi A, B e C:

A	B	C	F	Probabilità	Mintermine corrispondente
0	0	0	0	$(1-p_A)(1-p_B)(1-p_C)$	$\overline{A}\cdot\overline{B}\cdot\overline{C}$
0	0	1	0	$(1-p_A)(1-p_B)p_C$	$\overline{A}\cdot\overline{B}\cdot C$
0	1	0	0	$(1-p_A)p_B(1-p_C)$	$\overline{A}\cdot B\cdot\overline{C}$
0	1	1	1	$(1-p_A)p_Bp_C$	$\overline{A}\cdot B\cdot C$
1	0	0	1	$p_A(1-p_B)(1-p_C)$	$A\cdot\overline{B}\cdot\overline{C}$
1	0	1	1	$p_A(1-p_B)p_C$	$A\cdot\overline{B}\cdot C$
1	1	0	1	$p_Ap_B(1-p_C)$	$A\cdot B\cdot\overline{C}$
1	1	1	1	$p_Ap_Bp_C$	$A\cdot B\cdot C$

Nelle ultime due colonne sono riportate le probabilità con cui si verificano le varie combinazioni di ingresso e il corrispondente mintermine che deve essere presente nella funzione affinché essa sia a 1.

Così come F è data dalla somma dei mintermini, la probabilità che F sia ad "1" è calcolabile facilmente sommando le probabilità dei casi in cui F = 1, ottenendo gli stessi risultati già calcolati sopra.

$$p_F = (1-p_A)p_Bp_C + p_A(1-p_B)(1-p_C) + p_A(1-p_B)p_C + p_Ap_B(1-p_C) + p_Ap_Bp_C$$

$$p_F = (1-p_A)p_Bp_C + p_A[(1-p_B)(1-p_C) + (1-p_B)p_C + p_B(1-p_C) + p_Bp_C]$$

$$p_F = (1-p_A)p_Bp_C + p_A[(1-p_B)(1-p_C+p_C) + p_B(1-p_C+p_C)]$$

$$p_F = (1-p_A)p_Bp_C + p_A$$

Terzo metodo: mappa di karnaugh

Usare la tabella di verità per il calcolo del fattore di attività di una funzione è semplice per funzioni a 2-3 ingressi, ma può diventare molto scomodo, quando il numero di ingressi supera i 4. Invece della tabella di verità è possibile usare la mappa di karnaugh:

AB \ C	0	1
0 0	0	0
0 1	0	1
1 1	1	1
1 0	1	1

Per calcolare, ad esempio, la probabilità che la funzione logica assuma il valore 1 mediante la mappa di karnaugh, è conveniente cercare di unire le caselle in raggruppamenti più grandi possibile, allo stesso modo con cui si cerca la forma minima di una funzione. Tuttavia è necessario tenere presente che, nel calcolo della probabilità P_F tutte le caselle 1 devono essere considerate una e una sola volta. In questo caso un possibile raggruppamento è mostrato nella mappa dai rettangoli tratteggiati, che corrispondono ai seguenti termini:

$$A \quad e \quad \bar{A}\cdot B\cdot C$$

Notiamo che questi due termini non hanno in comune neanche un implicante. Ciò garantisce che se uno dei due vale 1, allora l'altro deve essere 0.

A questo punto è sufficiente calcolare le probabilità che i due termini siano a 1 e sommarle.

$$A = 1 \rightarrow p_A$$
$$\bar{A} \cdot B \cdot C = 1 \rightarrow (1 - p_A) p_B p_C$$
$$p_F = p_A + (1 - p_A) p_B p_C$$

Troviamo lo stesso risultato ottenuto precedentemente.

Possiamo usare lo stesso metodo per ricalcolare le probabilità P_F delle funzioni AND e OR nei punti 1 e 2. Le mappe di karnaugh sono le seguenti:

A \ B	0	1
0	0	0
1	0	1

AND

A \ B	0	1
0	0	1
1	1	1

OR

$$F = A \cdot B \rightarrow p_F = p_B p_A$$
$$F = A + \bar{A} \cdot B \rightarrow p_F = p_A + (1 - p_A) p_B$$

5) F = (A+B)· C + D

Usando il primo metodo, possiamo definire:

$$X = A + B$$
$$Y = X \cdot C$$
$$F = Y + D$$

Osserviamo che Y dipende solo da A, B e C, ed è quindi indipendente da D.

Possiamo calcolare p_F dalla OR di Y e D:

$$p_F = p_D + (1 - p_D) p_Y$$

Per il calcolo di p_Y, osserviamo nuovamente che X dipende solo da A e B e non da C. X e C indipendenti, calcoliamo:

$$p_Y = p_C p_X$$

e infine:

$$p_X = p_A + (1 - p_A) p_B$$

Mettendo tutto insieme:

$$p_F = p_D + (1 - p_D) p_C [p_A + (1 - p_A) p_B]$$

Facciamo ora lo stesso conto con la mappa di karnaugh:

AB \ CD	0 0	0 1	1 1	1 0
0 0	0	1	1	0
0 1	0	1	1	1
1 1	0	1	1	1
1 0	0	1	1	1

Abbiamo tre termini:

$$D \rightarrow p_D$$
$$\overline{D} \cdot C \cdot A \rightarrow (1 - p_D) p_C p_A$$
$$\overline{D} \cdot C \cdot \overline{A} \cdot B \rightarrow (1 - p_D) p_C (1 - p_A) p_B$$

Che sommati forniscono:

$$p_F = p_D + (1 - p_D) p_C p_A + (1 - p_D) p_C (1 - p_A) p_B$$

6) F = A·(B+C)+B·D+C·E

Se usassimo il primo metodo (combinazione di AND e OR), sarebbe possibile riscrivere la funzione nel modo seguente:

$$F = X + Y + W$$
$$X = A \cdot Z \quad Z = B + C \quad Y = B \cdot D \quad W = C \cdot E$$

Il calcolo delle probabilità P_X, P_Y, P_W e P_Z è banale. Tuttavia osserviamo che le variabili X, Y, W e Z non sono indipendenti tra loro. Infatti, Z e Y dipendono dalla stessa variabile B, Z e W dipendono dalla stessa variabile C, ecc. Ad esempio, se Y = 1 e W = 1, si deduce che anche Z sarà 1. La combinazione Y=W=1 e Z = 0 non potrà mai verificarsi.

Non è possibile calcolare F come combinazione di AND e OR usando le formule ricavate nei punti 1 e 2, poiché esse sono state ricavate nell'ipotesi che le variabili siano indipendenti.

Invece, il metodo della mappa di karnaugh è sempre applicabile, poiché usa il valore finale di F come funzione degli ingressi primari (che assumiamo indipendenti l'uno dall'altro).

Se abbiamo funzioni con più di 4 ingressi tuttavia, la mappa di karnaugh può essere più difficile da usare. In tal caso possiamo semplificare la funzione usando il teorema di Shannon, scomponendola in funzioni più semplici a meno ingressi. In questo caso possiamo applicare il teorema di Shannon all'ingresso A:

$$F = \overline{A} \cdot F_0 + A \cdot F_1$$

con:

$$F_0 = F(0, B, C, D, E) = B \cdot D + C \cdot E$$
$$F_1 = F(1, B, C, D, E) = B + C + B \cdot D + C \cdot E = B + C$$

Applichiamo il metodo della mappa di karnaugh a F_0 e F_1 separatamente:

A = 0

BC \ DE	0 0	0 1	1 1	1 0
0 0				
0 1		1	1	
1 1		1	1	1
1 0			1	1

A = 1

BC \ DE	0 0	0 1	1 1	1 0
0 0				
0 1	1	1	1	1
1 1	1	1	1	1
1 0	1	1	1	1

Nelle mappe è mostrato un possibile raggruppamento (non univoco)

$$F_0 = C \cdot E + B \cdot \overline{C} \cdot D + B \cdot C \cdot D \cdot \overline{E}$$
$$F_1 = B + \overline{B} \cdot C$$
$$F = \bar{A} \cdot C \cdot E + \bar{A} \cdot B \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot C \cdot D \cdot \overline{E} + A \cdot B + A \cdot \bar{B} \cdot C$$

I termini (non sovrapposti) sono:

$$\overline{A} \cdot C \cdot E \rightarrow (1 - p_A) p_C p_E$$
$$\overline{A} \cdot B \cdot \bar{C} \cdot D \rightarrow (1 - p_A) p_B (1 - p_C) p_D$$
$$\overline{A} \cdot B \cdot C \cdot D \cdot \bar{E} \rightarrow (1 - p_A) p_B p_C p_D (1 - p_E)$$
$$A \cdot B \rightarrow p_A p_B$$
$$A \cdot \bar{B} \cdot C \rightarrow p_A (1 - p_B) p_C$$

Sommando e con qualche semplice raccoglimento, si ottiene:

$$p_F = (1 - p_A)[p_C p_E + p_B (1 - p_C) p_D + p_B p_C p_D (1 - p_E)] + p_A [p_B + (1 - p_B) p_C]$$

Esercizio C.6

Usando la tecnica della mappa di karnaugh discussa nell'esercizio precedente, calcolare la probabilità che l'uscita delle seguenti funzioni logiche sia a 1 in funzione delle probabilità P_A, P_B, P_C (e P_D) che gli ingressi A, B, C (e D) siano a 1:

1. F = AB+CD
1. F = $\overline{(A + B)\cdot C}$
2. F = $(A \oplus B)\cdot C$

Soluzione

1. $P_F = P_A P_B + (1 - P_A P_B) P_C P_D$;
2. $P_F = (1\text{-}P_C) + P_C \cdot (1\text{-}P_A) \cdot (1\text{-}P_B)$;
3. $P_F = P_C \cdot P_A \cdot (1\text{-}P_B) + P_C \cdot P_B \cdot (1\text{-}P_A)$;

Esercizio C.7


DATI: $R_n = R_p = 10k\Omega$, $C_{sn} = C_{dn} = 1fF$, $C_{sp} = C_{dp} = 2fF$, $V_{DD} = 3V$.

Consideriamo la porta logica che implementa la funzione $F = \overline{A + BC}$ in logica complementare.

1. Disegnare lo schema circuitale a livello di transistor.
2. Calcolare il tempo di ritardo relativo alle seguenti commutazioni:
    a. A = 0, B = 1, C: 0 → 1
    b. A = 0, C = 1, B: 0 → 1
    c. B = 0, C = 0, A: 0 → 1
    d. B = 0, C = 0; A: 1 → 0
    e. B = 0, C = 1; A: 1 → 0
    f. A = 0, B = 1; C: 1 → 0

Soluzione

1. Schema circuitale:




2. a) t_{pHL} = 69ps
    b) t_{pHL} = 55.2ps
    b) t_{pHL} = 27.6ps
    d) t_{pLH} = 41.4ps
    e) t_{pLH} = 55.2ps
    f) t_{pLH} = 96.6ps

Esercizio C.8

DATI: k_n'=120μA/V^2, k_p'=40μA/V^2, V_{TN} = -V_{TP} = 0.5V; V_{DSATN} = 0.6V; V_{DSATP} = -1V; Capacità parassite: C_{g0} = 1fF/μm^2, C_{d0} = C_{s0} = 1.5fF/μm; V_{DD} = 3V, L = 0.2μm, Z_n = 3 e Z_p = 4.

Dato il circuito in figura, calcolare:

1. La funzione logica svolta al nodo di uscita F.
2. La capacità di uscita.
3. I tempi di ritardo t_{pLH} e t_{pHL} in assenza di carico esterno e con carico C_L = 10fF.



Soluzione

1. $F = \overline{(A + C) \cdot B}$
2. C_{OUT} = 16.5fF
3. t_{pHL0} = 151.9ps; t_{pHL} = 217.7ps
   t_{pLH0} = 218.3ps; t_{pLH} = 315.4ps

Esercizio C.9


DATI: Resistenza di un NMOS e un PMOS con Z=1: R_{n0} =15kΩ, R_{p0} =30kΩ; Capacità parassite: C_{g0}=6fF/μm^2, C_{d0} = C_{s0} = 2fF/μm, L = 0.25μm. Tensione di alimentazione V_{DD} = 2.5V.

Consideriamo una porta logica AND a due ingressi formata mettendo in cascata una porta NAND e una NOT. L'uscita della AND pilota un carico capacitivo di 10fF. L'NMOS dell'invertitore ha fattore di forma Z_n=3.

1. Disegnare lo schema circuitale della porta logica.
2. Dimensionare il PMOS dell'invertitore e tutti i MOS della porta logica in modo tale che l'invertitore abbia tempi di propagazioni bilanciati e che le resistenze di pull-up e pull-down della porta NAND siano identiche a quelle dell'invertitore.
3. Calcolare la capacità di uscita della NAND e dell'invertitore.
4. Calcolare il tempo di propagazione complessivo della porta AND.
5. Sapendo che l'ingresso critico (cioè quello più lento) è l'ingresso A, ordinare correttamente gli ingressi e stimare il tempo di propagazione.
6. Calcolare il consumo dinamico dell'intera porta AND, sapendo che gli ingressi A e B sono a 1 con una probabilità P_A = 0.3 e P_B = 0.6 e la frequenza con cui cambiano gli ingressi è 10MHz (trascurando il nodo interno al pull-down).

Soluzione

1. Schema circuitale



2. $Z_p^{(NOT)}$ = 6; $Z_n^{(NAND)}$ = 6; $Z_p^{(NAND)}$ = 6;
3. $C_{OUT}^{(NAND)}$= 9fF, $C_{OUT}^{(INV)}$= 4.5fF;
4. t_{pLH} = 103.1ps, t_{pHL} = 92.7ps;
5. t_{pHL} = t_{pLH} = 92.7ns;
6. P_{dyn}=248nW;

Esercizio C.10

DATI: R_n = 11kΩ e R_p = 22kΩ; Capacità parassite (uguali per NMOS e PMOS): C_g = 2fF, $C_s = C_d$ = 3fF.

L'uscita di una NOR a due ingressi (A e B) pilota l'ingresso di un invertitore, alla cui uscita è connessa una capacità esterna C_L = 12fF. Sia la NOR che l'invertitore sono realizzati in tecnologia CMOS statica complementare e sono alimentati a V_{DD} = 3V.

1. Calcolare i tempi di ritardo LH e HL dagli ingressi A e B all'uscita dell'invertitore.
2. Supponiamo ora che gli ingressi A e B della NOR possano commutare alla frequenza di 10MHz e che la probabilità che A e B assumano valore logico "1" sia $P_A = P_B$ = 0.4. Calcolare il consumo dinamico ai nodi di uscita della NOR e dell'invertitore.

Soluzione

1. t_{pLH} = 371.9ps, t_{pHL}=622.4ps;
2. $P_{dyn}^{(NOR)}$=0.27μW, $P_{dyn}^{(INV)}$=0.37μW;

Esercizio C.11

DATI: R_{n0} = 16kΩ, R_{p0}=40kΩ, L = 0.1μm; capacità parassite C_{g0} = 4fF/μm^2, $C_{s0} = C_{d0}$ = 2.5fF/μm.


Consideriamo la porta logica in figura che realizza la funzione F(A,B,C) ed è alimentata con V_{DD} = 1.2V.

1. Valutare la funzione logica svolta dal circuito al nodo F.
2. Calcolare la larghezza W_n degli nMOS (tutti uguali tra loro) in modo tale che la resistenza massima del PDN sia R_{PD} = 8kΩ.
3. Calcolare la larghezza W_p dei pMOS (tutti uguali tra loro) in modo tale che nel caso peggiore la resistenza del PUN sia $R_{PU} = R_{PD}$.

Con il valore di W_n e W_p trovato ai punti precedenti, calcolare:

4. La capacità del nodo di uscita.
5. Il tempo di ritardo attraverso la porta logica assumendo non vi sia alcun carico esterno al nodo F.
6. Sapendo inoltre che gli ingressi A, B e C sono a "1" con probabilità P_A = 0.2, P_B = 0.3, P_C = 0.4, e che commutano tra 0 e V_{DD} con frequenza f = 100MHz, calcolare il consumo dinamico al nodo F.

Ripetere i punti 4) e 5) e 6) aggiungendo in uscita un carico esterno C_L = 15fF.



Soluzione

1. $F = \overline{A \cdot B + C}$;
2. W_n = 0.4μm;
3. W_p = 1μm;
4. C_F=4.5fF;
5. t_p = 104.2ps;
6. P_{dyn}= 584.3nW;
7. (4) C_F = 31.5fF; (5) t_p = 187ps; (6) P_{dyn} = 1.12μW;

Esercizio C.12


DATI: Resistenze di un NMOS e un PMOS con Z=1: R_{n0} = 15kΩ e R_{p0} = 30 kΩ; Capacità parassite: C_{s0} = C_{d0} = 3fF/µm e C_{g0} = 8fF/µm^2 (L_n = L_p = 0.25µm). La tensione di alimentazione è V_{DD} = 3V.

È dato il circuito in figura costituito da una porta logica CMOS a quattro ingressi la cui uscita è connessa ad un invertitore bilanciato in modo tale da avere t_{pLH} = t_{pHL}. La larghezza di canale dell'NMOS dell'invertitore è W_n' = 0.75µm.

1. Associare gli ingressi A, B, C e D ai gate dei pMOS, in accordo alle regole della logica CMOS statica complementare.
2. Determinare la funzione logica svolta da tale circuito.
3. Determinare la larghezza W_n degli nMOS del pull -down della porta logica (tutti uguali tra loro) in modo tale che la resistenza equivalente del Pull-Down sia R_{PD} = 5kΩ nel caso peggiore.
4. Determinare la larghezza W_p dei pMOS del Pull-Up della porta logica (tutti uguali tra loro) in modo tale che la resistenza equivalente del Pull- up sia R_{PU} = R_{PD} = 5kΩ nel caso peggiore.

Con i valori Z_n e Z_p trovati nei punti 3 e 4 e sapendo che la capacità di carico dell'invertitore è C_L = 30fF:

5. Calcolare la capacità intrinseca di uscita del primo stadio, la capacità di ingresso dell'invertitore e la capacità intrinseca di uscita dell'invertitore.
6. Calcolare i tempi di propagazione t_{pLH} e t_{pHL} dall'ingresso al terminale di uscita F nel caso peggiore, sapendo che all'uscita dell'invertitore è connessa la capacità esterna di carico C_L.
7. Calcolare il consumo dinamico all'uscita della porta logica e dell'invertitore, sapendo che gli ingressi A, B, C e D commutano con frequenza di 10MHz e le probabilità che ciascun ingresso sia ad "1" è P_A = 0.4, P_B = 0.3, P_C = 0.7 e P_D = 0.2




Soluzione

1. (1) = A, (2) = B, (3 e 4) = C e D;
2. F = A·B + C + D;
3. W_n = 1.5µm;
4. W_p=4.5µm;
5. $C_{OUT}^{(P.L)}$=27fF, $C_{OUT}^{(NOT)}$=6.75fF, $C_{IN}^{(NOT)}$=4.5fF;
6. t_{pLH} = 251ps; t_{pHL} = 344ps;
7. $P_{dyn}^{(P.L.)}$= 0.47µW, $P_{dyn}^{(P.L.)}$= 0.55µW.

Esercizio C.13

DATI: R_n = 5kΩ, R_p = 12.5kΩ, capacità parassite C_{gn} = C_{gp} = 3fF e C_{sn} = C_{dn} = C_{sp} = C_{dp} = 2.5fF; V_{DD} = 4V; C_L = 10fF;

1. Scrivere la funzione svolta dal circuito al nodo di uscita F.
2. Calcolare la capacità totale ai nodi X, Y, Z e F.
3. Determinare il tipo di transizione del nodo F e il corrispondente tempo di ritardo nei seguenti casi:
   a. A = 1, C = 0, D = 1 e B commuta da 0 a 1;
   b. A = 0, B = 0, D = 1 e C commuta da 1 a 0;
   c. A = 0, B = 0, C = 0 e D commuta da 0 a 1;
   d. B = 1, C = 1, D = 1 e A commuta da 1 a 0;
4. Supponendo che gli ingressi siano a 1 con probabilità P_A = P_B = 0.6 e P_C = 0.4, P_D = 0.5 e commutino tra 0V e V_{DD} con frequenza f = 1MHz, calcolare la potenza dissipata ai nodi X, Y, Z, F




Soluzione

1. $F = A \cdot B + C + \overline{D}$
2. C_X=13.5fF, C_Y=11fF, C_Z=13.5fF, C_F=17.5fF;
3. a) commutazione L→H, t_{pLH} = 402.8ps;
   b) commutazione H→L, t_{pLH} = 370.9pns;
   c) commutazione H→L, t_{pLH} = 120.8ps;
   d) non commuta
4. P_{dyn}=184.8nW;

Esercizio C.14

Sia dato il circuito nella figura sottostante che pilota un carico C_L = 10fF. In tabella sono riportati i valori di capacità di ingresso, tempo di ritardo intrinseco e resistenza di uscita di ciascuna porta.

Porta	C_{IN}	t_{p0}	R_{OUT}
NOT	3fF	10ps	5kΩ
NAND	4fF	15ps	10kΩ
NOR	5fF	20ps	10kΩ



1. Che funzione svolge il circuito?
2. Quanto vale il tempo di ritardo nei seguenti casi?
   a. B = C = 0 e A commuta tra 0 e 1
   b. A = 0, C = 1 e B commuta tra 0 e 1

Soluzione

1. $F = \overline{A + B \cdot C}$
2. a) t_p = 89ps,
   b) t_{pMIN} = 152ps


Esercizio C.15

Abbiamo a disposizione porte logiche statiche NAND e NOR a due ingressi

1. Implementare la funzione logica F = (A·B + B·C)·D usando SOLO due stadi di porte logiche
2. Sapendo che ciascuna porta logica ha t_{p0} = 30ps, C_{IN} = 5fF e resistenza di uscita R_{OUT} = 12kΩ calcolare il tempo di ritardo in assenza di carico e con un carico esterno C_L = 20fF.
3. Il fattore di attività dell'uscita in funzione delle probabilità P_A = 0.6, P_B = 0.6, P_C = 0.5, P_D = 0.4 che gli ingressi siano a 1

Soluzione

1. Circuito




2. $t_{p0,TOT}$ = 101ps, $t_{p,TOT}$ = 267ps
3. α_F = 0.176

Esercizio C.16

Sia dato il circuito in figura. Sappiamo che ciascuna porta logica ha tempo di ritardo intrinseco t_{p0} = 25ps, capacità di ingresso C_{IN} = 5fF e resistenza di uscita R_{OUT} = 15kΩ.

1. Quale funzione logica svolge il circuito?
2. Calcolare il tempo di ritardo sapendo che il carico esterno collegato al nodo di uscita è C_L = 70fF.
3. Il fattore di attività dell'uscita in funzione delle probabilità P_A, P_B, P_C, P_D che gli ingressi siano a 1




Soluzione

1. $F = D \cdot \left[\left(A \cdot \overline{B}\right) + (B \oplus C)\right]$
2. t_p = 928.5ps;
3. $\alpha_F = P_F(1-P_F)$ con $P_F = P_A \cdot (1 - P_B) \cdot P_D + P_B \cdot (1 - P_C) \cdot P_D + (1 - P_A) \cdot (1 - P_B) \cdot P_C \cdot P_D$

Esercizio C.17

Consideriamo una porta OR a due ingressi che pilota un carico esterno C_L. Misurando il tempo di ritardo in funzione del carico esterno osserviamo che:

- se C_L = 25fF i tempi di ritardo relativi alle commutazioni H→L e L→H del nodo di uscita sono: t_{pHL} = 150ps e t_{pLH} = 200ps.
- se C_L = 150fF i tempi di ritardo relativi alle commutazioni H→L e L→H del nodo di uscita sono: t_{pHL} = 495ps e t_{pLH} = 890ps.



Calcolare le resistenze di pull-up e di pull-down, la resistenza di uscita e il tempo di ritardo intrinseco.

Soluzione

R_{PD} = 4kΩ, R_{PU} = 8kΩ, R_{OUT} = 6kΩ, t_{p0} = 71.5ps

D) Porte logiche a pass-transistor

Esercizio D.1

DATI: Parametri degli NMOS: resistenza equivalente $R_n = 2.5k\Omega$, tensione di soglia $V_{TN0} = 0.4V$, parametri per l'effetto body $\gamma=0.4V^{1/2}$ e $\Phi_F = 0.35V$; Capacità di drain e di source $C_{dn} = C_{sn} = 2fF$. Tensione di alimentazione $V_{DD} = 2.5V$.

1. Disegnare una porta a pass-transistor che implementa la funzione $F = (A + B) \cdot C + \bar{C} \cdot A \cdot B$
2. Calcolare i valori delle tensioni di uscita V_{FL} e V_{FH}
3. Calcolare i tempi di ritardo senza nessun carico in uscita.
4. Sapendo che gli ingressi commutano a frequenza f = 30MHz e che sono a "1" con probabilità $P_A = 0.4$, $P_B = 0.3$, $P_C = 0.2$, calcolare il fattore di attività e il consumo dinamico in tutti i nodi del circuito.

Ridisegnare il circuito usando solo PMOS con $R_{p0} = 5k\Omega$, $C_{dp} = C_{sp} = 2fF$, $V_{TP0}=0.4V$ e gli stessi parametri per l'effetto body, in modo che svolga la stessa funzione logica F.


5. Quanto valgono i valori di tensione V_{FL} e V_{FH}?
6. Quanto vale il tempo di ritardo? E il consumo dinamico?

Realizzare il circuito con porte di trasmissione usando NMOS e PMOS con i dati usati nei punti precedenti


7. Quanto valgono i valori di tensione V_{FL} e V_{FH}?
8. Quanto vale il tempo di ritardo. E il consumo dinamico?

Soluzione

1. Schema circuitale



2. $V_{FL} = 0V$, $V_{FH} = 1.8V$;
3. $t_{pHL} = 24.2ns$, $t_{pLH} = 48.4ns$;
4. $P_{dyn} = 373.3nW$;
5. Schema circuitale



$V_{FL} = 0.7V$, $V_{FH} = 2.5V$;

6. $t_{pHL} = 96.6ns$, $t_{pLH} = 48.3ns$; $P_{dyn} = 373.3nW$;
7. $V_{FL} = 0V$, $V_{FH} = 2.5V$;
8. $t_{pHL} = 38.64ns$, $t_{pLH} = 48.3ns$; $P_{dyn} = 1.04\ \mu W$;

Esercizio D.2


DATI: Resistenza equivalente $R_p = R_n = 4k\Omega$ e capacità parassite totali del source e del drain $C_{sn} = C_{dn} = 2fF$, $C_{sp} = C_{dp} = 4fF$. Tensione di soglia $V_{TN0} = -V_{TP0} = 0.5V$; supponiamo che l'effetto body, quando presente, provochi una variazione costante della tensione di soglia $\Delta V_{TN} = -\Delta V_{TP} = 0.3V$.

Si consideri il circuito in figura che pilota un carico $C_L = 13fF$ ed è alimentato con $V_{DD} = 2.5V$.

1. Valutare la funzione logica svolta dal circuito al nodo F.
2. Calcolare le tensioni V_{FH} e V_{FL} del nodo F associate ai valori logici "1" e "0".
3. Assumendo che B = C = 1 e che A commuti da 0 a 1, identificare il tipo di commutazione al nodo F e calcolarne il tempo di ritardo.

Sostituendo gli NMOS con PMOS (senza variare le connessioni dei segnali):

4. Che funzione svolge il circuito?
5. Assumendo che B = C = 0 e che A commuti da 1 a 0, identificare il tipo di commutazione al nodo F e calcolarne il tempo di ritardo.



Soluzione


1. F = A·B·C;
2. $V_{FL} = 0V$, $V_{FH} = 1.7V$;
3. Commutazione LH, $t_{pLH} = 220.8ps$;
4. F = A + B + C;
5. Commutazione HL, $t_{pHL} = 298.1ps$

Esercizio D.3

DATI: $k_n' = 120\ \mu A/V^2$, $k_p' = 40\ \mu A/V^2$, $V_{TN0} = -V_{TP0} = 0.5V$, $V_{DSATN} = 0.6V$, $V_{DSATP} = -0.9V$, $V_{DD} = 3V$. Valori minimi di L e W dei MOS: $W_{MIN} = 0.5\mu m$, $L_{MIN} = 0.3\mu m$.

Sia dato il circuito in figura. Sappiamo che tutti gli NMOS (incluso quello dell'invertitore) hanno dimensioni $L_n = 0.3\mu m$ e $W_n = 0.6\mu m$ e il PMOS dell'invertitore ha dimensione $L_p = L_n$ e $W_p = 1.2\mu m$.

1. Determinare la funzione logica svolta dal circuito al nodo F e al nodo X.
2. Trovare le dimensioni ottime del PMOS M_L in modo da garantire la corretta commutazione.



Soluzione


1. $F = A + B + C$ e $X = \overline{A + B + C}$
2. $W_p = 0.5\mu m$, $L_p = 0.3\mu m$

Esercizio D.4

DATI: $V_{TN0} = -V_{TP0} = 0.4V$ (l'effetto body, quando presente, produce una variazione della tensione di soglia $\Delta V_{TN} = -\Delta V_{TP} = 0.35V$); Capacità parassite dei MOS: $C_{sn} = C_{dn} = 5fF$, $C_{sp} = C_{dp} = 7.5fF$; $V_{DD} = 3.5V$


Si consideri il circuito in figura alimentato con $V_{DD} = 3.5V$ che pilota una capacità $C_L = 30fF$. Assumiamo che gli ingressi A, B, C e D commutino tra 0 e V_{DD}.


1. Determinare la funzione logica realizzata al nodo Z.
2. Determinare i livelli di tensione V_{ZL} e V_{ZH} corrispondenti ai livelli logici basso e alto, rispettivamente.
3. Calcolare l'energia assorbita dall'alimentazione per caricare le capacità del nodo Z e del nodo interno X da 0 a 1 e l'energia immagazzinata in tali capacità quando Z = X = 1 e Z = X = 0.
4. Supponendo che gli ingressi A, B, C e D siano a "1" con probabilità $P_A = 0.5$, $P_B = 0.3$, $P_C = 0.2$ e $P_D = 0.8$ e che commutino ad una frequenza di 10MHz calcolare il consumo dinamico ai nodi X e Z.
5. Supponendo che $V_A = V_B = V_D = 0V$, e che V_C vari tra 0V e V_{DD}, disegnare la transcaratteristica statica di V_Z e V_X in funzione di V_C.



Soluzione

3. $F = \overline{D} \cdot \left(A \cdot B + \overline{A} \cdot C\right)$
4. $V_{ZL} = 0.75V$, $V_{ZH} = 2.75V$;
5. $E_{VDDX} = 0.29pJ$;
   $E_{VDDZ} = 0.35pJ$;
   $E_{CX}(0) = 0J$;
   $E_{CX}(1) = 56.7fJ$;
   $E_{CZ}(0) = 11.3fJ$;
   $E_{CZ}(1) = 151.3fJ$;
6. $P_{dynX} = 270.7nW$;
   $P_{dynZ} = 133nW$;
7. Transcaratteristiche:





Esercizio D.5


DATI: $k_p' = 50\ \mu A/V^2$, $V_{TP0} = -0.6V$, $\gamma = 0.5V^{1/2}$, $\phi = 0.3V$, $V_{DSATP} = -1V$, $V_{DD} = 3.3V$. Capacità parassite: $C_{d0} = C_{s0} = 6fF/\mu m$, $L = 0.2\mu m$, $Z_p = 3$;

1. Disegnare il circuito che realizza la funzione logica $F = A \oplus (BC)$ mediante pass transistor PMOS.
2. Calcolare le tensioni di livello logico alto e basso di tutti i nodi del circuito

   Sapendo che il circuito pilota un carico esterno $C_L = 20fF$
3. Calcolare i tempi di ritardo
4. Sapendo che gli ingressi sono a 1 con probabilità $P_A = 0.4$, $P_B = 0.2$, $P_C = 0.7$ e sono aggiornati con frequenza media $f = 100MHz$, calcolare il consumo dinamico dell'intero circuito.

Soluzione

1. Schema circuitale



2. $V_{XL} = V_{YL} = V_{FL} = 1.06V$; $V_{XH} = V_{YH} = V_{FH} = 3.3V$;
3. $t_{pLH} = 426ps$, $t_{pHL} = 852ps$;
4. $P_{dyn} = 6.85\mu W$;


Esercizio D.6

Consideriamo il circuito in figura con N = 24 stadi di porte di trasmissione. Ciascuna porta ha resistenza $R_{TG} = 10k\Omega$ e che ciascun terminale della porta di trasmissione abbia capacità $C_{TG} = 1fF$.

1. Calcolare il tempo di ritardo attraverso la catena nell'ipotesi che il carico esterno sia $C_L = 5fF$.

Ottimizziamo il tempo di ritardo e la resistenza di uscita del circuito usando buffer non invertenti con capacità di ingresso $C_{IN} = C_{TG}$, tempo di ritardo intrinseco $t_{p0} = 50ps$ e resistenza di uscita $R_{OUT} = 0$.

2. Calcolare il numero ottimale di buffer da inserire nella catena e il corrispondente tempo di ritardo.
3. Come cambia la risposta al punto 2 se $R_{OUT} = R_{TG}$?



Soluzione


1. $t_p = 3.44ns$;
2. $M = 4$, $t_p = 1.1ns$;
3. $t_p = 1.135ns$;

Esercizio D.7

DATI: R_{n0} =12kΩ, C_{d0} = C_{s0} = 2fF/μm. V_{DD}= 5V, L = 0.5μm.

Consideriamo il multiplexer 4:1 in figura realizzato mediante tre multiplexer 2:1. Il circuito pilota un carico capacitivo di 5fF.

1. Supponendo che la tensione di soglia dei transistor sia V_{TN0} = 0.8V e che l'effetto body (se presente) induca una variazione ΔV_{TN} = 0.5V, calcolare i valori di tensione associati al livello logico 0 e 1.
2. Dimensionare gli NMOS in modo che la resistenza di uscita massima della porta sia 12kΩ.
3. Calcolare i tempi di ritardo attraverso la porta.



Soluzione


1. V_{FL} = 0V, V_{FH} = 3.7V;
2. Z_n = 4;
3. t_{pHL} = 43.9ps , t_{pLH} = 87.8ps;

Esercizio D.8

DATI: R_{n0} = 15kΩ, R_{p0} = 30kΩ; C_{s0} = C_{d0} = 10fF/μm; L_n = L_p = 0.15μm;

Si consideri la porta XOR alimentata con V_{DD} = 1.8V. I fattori di forma dei MOSFET sono Z_n = Z_p = 2.

1. Sapendo che gli ingressi A e B commutano tra 0 e V_{DD}, determinare le tensioni V_{FL} e V_{FH} corrispondenti ai valori logici 0 e 1 del nodo F.
2. Calcolare la capacità di uscita.
3. Sia A = 1 e B = 0. Supponiamo ora che B commuti da 0 a 1. Determinare il tipo di transizione (LH o HL) al nodo di uscita F e calcolare il corrispondente tempo di ritardo.
4. Sia A = 1 e B = 1. Supponiamo che B commuti da 1 a 0. Determinare il tipo di transizione al nodo di uscita e il corrispondente tempo di ritardo.
5. Sapendo che A e B commutano con frequenza f = 500MHz e che la probabilità che gli ingressi siano a 1 è P_A = 0.3 e P_B = 0.2, calcolare il consumo dinamico.



Soluzione


1. V_{FL} = 0V, V_{FH} = 1.8V;
2. C_F = 12fF;
3. Commutazione HL, t_{pHL} = 42.4ps;
4. Commutazione LH, t_{pLH} = 28.3ps;
5. P_{dyn} = 3.13μW

Esercizio D.9

DATI: $R_n = R_p = 5k\Omega$, $C_{gn} = 1.5fF$, $C_{gp} = 3fF$, $C_{dn} = C_{sn} = 1fF$, $C_{dp} = C_{sp} = 2fF$. $V_{DD} = 3.3V$.

Consideriamo il circuito in figura.

1. Che funzione svolge?
2. Quanto vale la tensione associata ai livelli logici 0 e 1.
3. Sapendo l'uscita F pilota l'ingresso A di un circuito identico, calcolare il tempo di propagazione LH e HL.



Soluzione


1. $F = A \oplus B$
2. $V_{FL} = 0$, $V_{FH} = 3.3V$
3. $t_{pLH} = 86.3ps$, $t_{pHL} = 79.4ps$

Esercizio D.10

DATI: $R_{n0} = 24k\Omega$, $R_{p0} = 48k\Omega$, $C_{d0} = C_{S0} = 8fF/\mu m$, $C_{g0} = 96fF/\mu m^2$, $Z_n = 2$, $L = 0.125\mu m$

Sia dato il multiplexer 1:2 in figura. Tutti gli NMOS hanno lo stesso fattore di forma Z_n; tutti i PMOS hanno lo stesso fattore di forma Z_p tale che gli invertitori siano bilanciati. Calcolare:

1. La capacità di ciascun ingresso,
2. La capacità di uscita del circuito
3. La resistenza di uscita
4. Il tempo di ritardo senza carico e con carico $C_L = 20fF$ con le seguenti commutazioni degli ingressi:
    a. $S = 1$, $X_0 = 0$ e X_1 che commuta tra 0 a 1
    b. $X_0 = 0$, $X_1 = 1$ e S che commuta tra 0 a 1




Soluzione

1. Per tutti gli ingressi $C_{IN} = 9fF$
2. $C_{OUT} = 6fF$
3. $R_{OUT} = 12k\Omega$
4. a) $t_{p0} = 356ps$, $t_p = 521.6ps$
   b) $t_{p0} = 256.7ps$, $t_p = 422.3ps$


4 Tecnologie e Layout

Esercizio A.1

Dato il seguente layout, disegnare il circuito a livello di transistor.




Soluzione



Esercizio A.2


Dato il seguente layout:

1. Disegnare il circuito a livello di transistor
2. Determinare il fattore di forma equivalente



Soluzione

1. Circuito




2. $Z_{EQ} = 1$

Esercizio A.3


Dato il seguente layout del transistor:

1. Determinare se si tratta di un NMOS o un PMOS e calcolare il fattore di forma
   Sapendo che le capacità parassite sono: $C_{gs0} = C_{gd0} = 0.4fF/\mu m$, $C_{j0} = 0.5fF/\mu m^2$ e $C_{ox} = 2fF/\mu m^2$
2. Calcolare le capacità di gate, drain e source (C_g, C_d, C_s)
3. Quanto valgono le capacità per unità di area (C_{g0}) e unità di lunghezza (C_{s0}, C_{d0})
4. Disegnare il layout di un MOS con la stessa larghezza di canale, ma fattore di forma Z = 0.5.
5. Dal nuovo disegno ripetere i punti 2 e 3.



Soluzione

1. PMOS; Z = 2
2. $C_g = 1.16fF$; $C_d = C_s = 0.9fF$
3. $C_{g0} = 14.5fF/\mu m^2$; $C_{d0} = C_{s0} = 2.25fF/\mu m$
4. Layout:



5. $C_g = 2.84fF$; $C_d = C_s = 0.9fF$ e $C_{g0} = 8.875fF/\mu m^2$; $C_{d0} = C_{s0} = 2.25fF/\mu m$

5 Blocchi logico-aritmetici

Esercizio A.1

Vogliamo sommare due numeri da 12 bit utilizzando un sommatore ripple-carry, realizzato con full-adder ottimizzato in cui i tempi necessari per calcolare i segnali P e G sono t_P = 0.2ns e t_G = 0.15ns, il tempo di ritardo del riporto e della somma sono t_c = 0.3ns e t_s =0.4ns, rispettivamente.

1. Calcolare i tempi di ritardo dell'intera somma e del riporto di uscita, con le seguenti coppie di numeri interi (LSB a sinistra):
    a. A = 0000 0000 0000 e B = 1111 1111 1111;
    b. A = 1000 0101 1010 e B = 1111 1010 1101;
    c. A = 1000 0101 1011 e B = 1111 1010 1101;
2. Quale dei tre casi fornisce il massimo tempo di propagazione del riporto? Tale tempo corrisponde al caso peggiore? Se no, qual è il caso peggiore? E quale il caso migliore?
3. Quale dei tre casi fornisce il massimo tempo di propagazione per la somma? Tale tempo corrisponde al caso peggiore? Se no, qual è il caso peggiore? E quale il caso migliore?
4. Si vogliano ora eseguire le stesse operazioni, utilizzando un sommatore carry-bypass con tutti i tempi invariati e aggiungendo multiplexer con tempo di ritardo t_{MUX} = 0.25ns e il segnale di bypass con tempo di ritardo 0.3ns. Ripetere i punti 1, 2 e 3.

Soluzione

1. a) T_{CARRY} = 3.95ns; T_{SUM} = 4.05ns
   b) T_{CARRY} = 1.55ns; T_{SUM} = 3.15ns
   c) T_{CARRY} = 0.65ns; T_{SUM} = 3.15ns
2. Caso A. Si.
3. Caso A. Si.
4. 1a) T_{CARRY} = 1.05ns; T_{SUM} = 2.1ns
   1b) T_{CARRY} = 1.75ns; T_{SUM} = 3.05ns
   1c) T_{CARRY} = 0.85ns; T_{SUM} = 3.05ns
   2) Tempo massimo del riporto: Caso B. Non è il caso peggiore. Caso peggiore: T_{CARRY} = 2.25ns
   3) Tempo massimo della somma: Casi B e C. Non è il caso peggiore. Caso peggiore: T_{SUM} = 3.3ns

Esercizio A.2

Si vuole eseguire la somma di due numeri interi a 16 bit A e B adottando un'architettura Linear Carry Select in cui i bit sono raggruppati a 4 a 4. Siano:

- t_C = 1ns il tempo necessario a calcolare il riporto di un singolo bit;
- t_{SETUP} = 0.5ns il tempo di setup;
- t_S = 2ns il tempo di somma per ciascun bit;
- t_{MUX} = 0.2ns il tempo di propagazione attraverso il multiplexer.

1. Fare un esempio di una coppia di numeri A e B a cui corrisponde il tempo di ritardo massimo.
2. Calcolare il massimo tempo di ritardo per la somma e il riporto di uscita A+B.
3. Determinare il tempo impiegato a calcolare la somma e il riporto di uscita dei seguenti numeri (LSB a sinistra):
   A = 0111 0000 1000 0001
   B = 0000 1111 1111 0001

Soluzione

1. A = 1000 0000 0000 0000
   B = 1111 1111 1111 1111
2. T_{CARRY} = 2.4ns; T_{SUM} = 2.9ns
3. T_{CARRY} = 0.9ns; T_{SUM} = 2.5ns

Esercizio A.3

Consideriamo un sommatore a 16 bit in architettura ripple carry realizzato con full-adder che hanno $t_C = 0.3ns$ e $t_S = 0.4ns$.

Per ciascuna coppia di numeri elencata di seguito, identificare il percorso critico per la somma e il riporto; e calcolare i relativi tempi di ritardo. *(LSB a sinistra)*

1. Per ciascuna coppia di numeri elencata di seguito, identificare il percorso critico per la somma e il riporto; e calcolare i relativi tempi di ritardo. *(LSB a sinistra)*
    a. A = 1111 1111 1111 1111; B = 1000 0000 0000 0000;
    b. A = 1110 1111 1111 1011; B = 1000 0000 0000 0000;
    c. A = 1111 1111 1111 0000; B = 1111 1111 1111 0000;
    d. A = 1111 1111 1111 1111; B = 1000 0000 0001 0000;
    e. A = 1111 1111 1111 1111; B = 0000 0000 0001 0000;
2. Ottimizziamo ora i full-adder suddividendo il calcolo dei segnali P e G in un blocco di setup con tempo di ritardo $t_{SETUP} = 0.1ns$. I tempi residui per il calcolo di riporto e somma sono $t_C = 0.2ns$ e $t_S = 0.3ns$. Come cambiano le risposte al punto 1?

Soluzione

1. a) $T_{CARRY} = 4.8ns$, $T_{SUM} = 4.9ns$;
   b) $T_{CARRY} = 0.9ns$, $T_{SUM} = 3.4ns$;
   c) $T_{CARRY} = 0.3ns$, $T_{SUM} = 0.7ns$;
   d) $T_{CARRY} = 1.5ns$, $T_{SUM} = 3.7ns$;
   e) $T_{CARRY} = 1.5ns$, $T_{SUM} = 3.7ns$;

2. a) $T_{CARRY} = 3.3ns$, $T_{SUM} = 3.4ns$;
   b) $T_{CARRY} = 0.7ns$, $T_{SUM} = 2.3ns$;
   c) $T_{CARRY} = 0.3ns$, $T_{SUM} = 0.6ns$;
   d) $T_{CARRY} = 1.1ns$, $T_{SUM} = 2.6ns$;
   e) $T_{CARRY} = 1.1ns$, $T_{SUM} = 2.6ns$;

Esercizio A.4

Consideriamo un sommatore a 16 bit in architettura carry-bypass con blocchi da 4 bit e $t_{SETUP} = 0.1ns$, $t_C = 0.2ns$, $t_S = 0.3ns$ e $t_{MUX} = 0.15ns$. Per ciascuna coppia di numeri elencata di seguito, identificare il percorso critico per la somma e il riporto; e calcolare i relativi tempi di ritardo. *(LSB a sinistra)*

1. A = 1111 1111 1111 1111; B = 1000 0000 0000 0000;
2. A = 1110 1111 1111 1011; B = 0001 0000 0000 0101;
3. A = 1111 1111 1111 0000; B = 1111 1111 1111 0000;
4. A = 1111 1111 1111 1111; B = 1000 0000 0001 0000;
5. A = 1111 1111 1111 1111; B = 1000 0000 1000 1001;

Soluzione

1. $T_{CARRY} = 1.5ns$, $T_{SUM} = 2.25ns$;
2. $T_{CARRY} = 0.45ns$, $T_{SUM} = 1.45ns$;
3. $T_{CARRY} = 0.45ns$, $T_{SUM} = 0.75ns$;
4. $T_{CARRY} = 0.6ns$, $T_{SUM} = 2.1ns$;
5. $T_{CARRY} = 0.45ns$, $T_{SUM} = 1.95ns$;

Esercizio A.5

Consideriamo un sommatore a 20 bit in architettura linear carry select con t_{SETUP} = 0.2ns, t_C = 0.4ns, t_S = 0.6ns e t_{MUX} = 0.5ns.

1. Calcolare il numero M di bit per gruppo che fornisce il minimo tempo di propagazione.
2. Per ciascuna coppia di numeri elencata di seguito, identificare il percorso critico per la somma e il riporto e calcolare i relativi tempi di ritardo. *(LSB a sinistra)*
    a. A = 1111111111 1111111111; B = 1000000000 0000000000;
    b. A = 1111111111 1111111111; B = 0000000000 0000000000;
    c. A = 1111111111 1111111111; B = 1000001000 0000000000;
    d. A = 1111111111 1111111111; B = 1001000000 0000000001;
    e. A = 1111111111 1111111111; B = 1000000000 0001000000;

Soluzione

1. M=5;
2. a) T_{CARRY} = 4.2ns, T_{SUM} = 4.8ns;
   b) T_{CARRY} = 4.2ns, T_{SUM} = 4.8ns;
   c) T_{CARRY} = 3.3ns, T_{SUM} = 3.9ns;
   d) T_{CARRY} = 1.1ns, T_{SUM} = 4.3ns;
   e) T_{CARRY} = 2.7ns, T_{SUM} = 4.3ns;

Esercizio A.6

Consideriamo un sommatore a 20 bit in architettura square root carry select in cui t_{SETUP} = 0.2ns, t_C = 0.4ns, t_S = 0.6ns e t_{MUX} = 0.5ns. Il primo gruppo di bit ha dimensione M=2.

1. Assumendo di aumentare di 1bit la dimensione di ogni blocco, calcolare il tempo di propagazione di somma e riporto nel caso peggiore.
2. Mantenendo invariata la struttura del sommatore, come cambia la risposta al punto precedente se t_{MUX}=0.8ns.
3. È possibile ridurre il tempo di propagazione del sommatore rispetto a quello calcolato al punto precedente, mantenendo sempre una struttura square root carry select?

Soluzione

1. T_{CARRY} = 3.5ns,
   T_{SUM} = 4.1ns;
2. T_{CARRY} = 5ns,
   T_{SUM} = 5.6ns;
3. T_{CARRY} = 4.2ns,
   T_{SUM} = 4.8ns;

Esercizio A.7

Consideriamo un sommatore a 64 bit in architettura carry lookahead in cui i vari blocchi del sommatore hanno i seguenti tempi di propagazione:

- Blocco di calcolo del segnale di propagate di ciascun bit t_P = 0.2ns
- Blocco di calcolo del segnale di generate di ciascun bit t_G = 0.25ns
- Blocco di calcolo dei segnali di propagate e generate di blocco t_{PG} = 0.3ns
- Blocco di calcolo del riporto t_C = 0.3ns
- Blocco di calcolo della somma t_S = 0.35ns

1. Quanto vale il tempo di calcolo di somma e riporto (T_{SUM} e T_{CARRY}) nel caso peggiore?

Supponiamo di realizzare lo stesso sommatore usando un'architettura linear carry select usando MUX con t_{MUX} = 0.3ns (assumendo gli stessi tempi di ritardo per t_P, t_G, t_C e t_S).

2. Quanto vale il valore ottimo del numero di bit per blocco?
3. Quanto vale il tempo di ritardo di somma e riporto?
4. Come cambiano le risposte ai punti 2 e 3 se riorganizziamo i blocchi in architettura square-root carry select?

Supponiamo ora di realizzare lo stesso sommatore in architettura carry-by-pass con $t_{BP} = t_{MUX}$ = 0.3ns (assumendo gli stessi tempi di ritardo per t_P, t_G, t_C e t_S).

5. Quanto vale il valore ottimo del numero di bit per blocco?
6. Quanto vale il tempo di ritardo di somma e riporto?

Supponiamo ora di realizzare lo stesso sommatore in architettura ripple carry con FA ottimizzati con gli stessi tempi di ritardo t_P, t_G, t_C e t_S.

7. Quanto vale il tempo di ritardo di somma e riporto?

Realizziamo ora un moltiplicatore per numeri a 64 bit usando FA/HA con $t_C = t_S$ = 0.4ns e porte AND con t_{AND} = 0.2ns.

8. Calcolare il tempo di moltiplicazione usando le cinque architetture di sommatore dei punti precedenti

Soluzione

1. T_{CARRY} = 2.35ns; T_{SUM} = 2.7ns;
2. M = 8
3. T_{CARRY} = 5.05ns; T_{SUM} = 5.4ns;
4. M = 2, K = 10,
   T_{CARRY} = 3.85ns; T_{SUM} = 4.2ns;
5. M = 6 (ad esempio: 5-6-6-6-6-6-6-6-6-5)
6. T_{CARRY} = 5.05ns; T_{SUM} = 6.3ns;
7. T_{CARRY} = 19.45ns; T_{SUM} = 19.5ns;
8. RC) T_{MULT} = 44.9ns;
   CBP) T_{MULT} = 31.7ns;
   LCS) T_{MULT} = 30.8ns;
   SRCS) T_{MULT} = 29.6ns;
   CLA) T_{MULT} = 28.1ns;

6 Latch, FF e circuiti sequenziali

A) Latch e Flip-Flop


Esercizio A.1

DATI: R_{n0} = 18kΩ, R_{p0} = 36kΩ , C_{d0}=C_{s0}=4fF/µm C_{g0} = 32fF/µm^2 , L = 0.125µm

Sia dato il circuito in figura dove le porte logiche sono realizzate in logica statica complementare. Tutti gli NMOS hanno dimensione Z_n = 2. I PMOS sono dimensionati nel modo seguente:

- I PMOS delle porte di trasmissione hanno Z_p = 4.
- I PMOS degli invertitori e delle porte NOR sono dimensionati in modo che la resistenza di pull-up e pull-down delle rispettive porte siano identiche.

1. Determinare il tipo di funzione realizzata dal circuito. Che ruolo ha il segnale A?
2. Calcolare la capacità totale dei nodi X e Q.
3. In che ordine conviene mettere gli ingressi del pull-up della porta NOR per ottimizzare le prestazioni?
4. Stimare il tempo di ritardo, il tempo di setup e il tempo di hold (trascurare il nodo interno della NOR).



Soluzione


1. FF MS. A= SET attivo alto;
2. C_X=7fF, C_Q=5fF;
3. A all'ingresso più vicino a V_{DD}
4. t_{SETUP} = 157.3ps, t_{HOLD} = 0; t_p = 207ps;

Esercizio A.2

DATI: DATI: R_{n0} = 18kΩ, R_{p0} = 36kΩ , C_{d0}=C_{s0}=4fF/µm C_{g0} = 15fF/µm^2 , L = 0.2µm.

Consideriamo il latch D in figura. Sappiamo che tutti gli NMOS hanno Z_n = 2 e tutti i PMOS Z_p = 3.

1. Calcolare il tempo richiesto a memorizzare uno 0 e un 1 nel latch
2. Calcolare i tempi di ritardo da D alle uscita Q e $\overline{Q}$



Soluzione

1. T_{MEM} = 100.7ps
2. $t_P(Q) = 90.71ns$; $t_P(\overline{Q}) = 59.81ns$

Esercizio A.3

Disegnare lo schema elettrico a livello di porte logiche (AND, OR, NAND, NOR, NOT, porte di trasmissione) di un FF-D sensibile ai fronti di discesa con architettura multiplexer e con segnali di SET e RESET attivi bassi. I valori dei tempi di ritardo, delle resistenze di uscita e delle capacità delle porte logiche e dei TG sono elencati nella tabella seguente:


	NOT	AND, OR, NAND, NOR	TG
t_{p0}	30ps	50ps	Resistenza 5kΩ capacità di ciascun terminale 4fF
R_{OUT}	5kΩ	5kΩ	
C_{IN}	4fF	4fF	

Calcolare:

1. Il tempo si setup e il tempo di hold.
2. Il tempo di propagazione, nell'ipotesi che il FF stia pilotando un carico di 10fF.
3. Il tempo che deve rimanere attivo il segnale di SET per scrivere correttamente il FF.
4. Il tempo che deve rimanere attivo il segnale di RESET per scrivere correttamente il FF.
5. Il tempo di propagazione dei segnali di SET e RESET verso l'uscita.

Soluzione

Circuito:



1. $t_{SETUP} = 182.2ps$, $t_{HOLD} = 0$;
2. $t_p = 244.9ps$;
3. $t_{SET} = 224.2ps$;
4. $t_{RESET} = 224.2ps$;
5. RESET 224.4ps, SET 77.6ps

Esercizio A.4


Abbiamo a disposizione porte logiche AND, NAND, OR, NOR, XOR e NOT con i seguenti parametri: t_{p0} = 30ps, R_{OUT} = 5kΩ, C_{IN} = 5.8fF.


1. Disegnare un circuito monostabile. Il circuito deve avere come stato stabile (a riposo) il valore logico 0 e deve generare un impulso a 1 di durata il più vicino possibile a 270ps ad ogni fronte di salita dell'ingresso.


Ripetere il problema in modo tale che:

2. Il circuito abbia come stato di riposo "0", ma l'impulso sia generato nel fronte di discesa del clock
3. Il circuito abbia come stato di riposo "1" e l'impulso sia generato nel fronte di salita del clock

Soluzione

1. 

2. 


3. 

Esercizio A.5

DATI: $R_n = R_p = 7.5k\Omega$, $C_{dn} = C_{sn} = C_{gn} = 2fF$, $C_{dp} = C_{sp} = C_{gp} = 4fF$.


Sia dato il circuito in figura che realizza un latch sensibile ai livelli di clock.

1. Realizzare un generatore di impulsi per pilotare i segnali di clock in modo da garantire il funzionamento del circuito come FF-D sensibile ai fronti di salita, sapendo che il carico di uscita (connesso al nodo Q) è 6fF. Assumere per semplicità che tutti gli invertitori e le porte logiche del generatore di impulsi abbiano le stesse capacità di ingresso e di uscita e la stessa resistenza di uscita degli invertitori del latch.
2. Stimare i tempi di propagazione, setup e hold del FF. (Trascurare l'effetto dei nodi interni nel calcolo dei tempi di propagazione delle porte logiche)



Soluzione

1. Generatore di impulsi:




2. $t_{SETUP} = 0$, $t_{HOLD} = 465.8ps$, $t_p = 372.6ps$

Esercizio A.6


Sia dato il circuito nella figura sottostante. Ciascuna porta logica ha un tempo di propagazione t_p = 1ns (incluso l'effetto del carico esterno).

1. Supponiamo B = 0. Calcolare il valore logico del nodo X e Y.
2. Supponiamo ora B = 1 e che all'ingresso A venga applicata un'onda quadra ideale con frequenza 50MHz. Disegnare il diagramma temporale tenendo conto dei tempi di propagazione.
3. Che funzione svolge il circuito?



Soluzione

1. X=1 e F=0;
2. Diagramma temporale con B = 1:




3. Generatore di impulsi abilitato dal segnale B;

Esercizio A.7

DATI: $R_n = R_p = 7.5k\Omega$, $C_{dn} = C_{sn} = C_{gn} = 2fF$, $C_{dp} = C_{sp} = C_{gp} = 4fF$.


Sia dato il circuito in figura che realizza un latch sensibile ai livelli di clock.

1. Realizzare un generatore di impulsi per pilotare i segnali di clock in modo da garantire il funzionamento del circuito come FF-D sensibile ai fronti di discesa, sapendo che il carico di uscita (connesso al nodo Q) è 6fF. Assumere per semplicità che tutti gli invertitori e le porte logiche del generatore di impulsi abbiano le stesse capacità di ingresso e di uscita e la stessa resistenza di uscita degli invertitori del latch.
2. Stimare i tempi di propagazione, setup e hold del FF. (Trascurare l'effetto dei nodi interni nel calcolo dei tempi di propagazione delle porte logiche)



Soluzione

1. Circuito:




2. $t_{SETUP} = 0$; $t_{HOLD} = 300.1ps$; $t_{pFF} = 331.2ps$

B) Pipeline e circuiti sequenziali

Esercizio B.1

Dato il circuito in figura in cui ciascuna porta logica ha tempo di ritardo t_p = 0.4ns (trascurare il carico esterno) e ciascun FF ha t_{pFF} = 0.5ns (trascurare il carico esterno), t_{SETUP} = 0.1ns e t_{HOLD} = 0.3ns:

1. La funzione logica svolta al nodo F.
2. La massima frequenza di funzionamento e il tempo di latenza.
3. Il tempo di contaminazione.
4. È possibile modificare il circuito usando solo porte NAND, NOR e NOT in modo che la frequenza di funzionamento aumenti, ma la latenza rimanga costante? Se sì, calcolare la nuova frequenza.




Soluzione

1. $F = A \cdot B + B \cdot C + C \cdot D$
2. f=625MHz; latenza 3 cicli di clock
3. t_{CONT} = 1.05ns
4. Si, riscrivendo la funzione con un doppio stadio di porte NAND: $F = \overline{(\overline{A \cdot B}) \cdot (\overline{B \cdot C}) \cdot (\overline{C \cdot D})}$, f = 833MHz

Esercizio B.2

Consideriamo il circuito sottostante che realizza la funzione F(A,B,C,D) in pipeline utilizzando FF positivi. Sappiamo che ciascuna porta logica e ciascun FF ha C_{IN}=2.5fF, C_{OUT}=5fF e R_{OUT}=20kΩ. Inoltre il tempo di ritardo intrinseco di FF e porte logiche sono rispettivamente t_{p0}^{FF}= 0.2ns e t_{p0}^{PL}= 0.3ns. I FF hanno tempo di setup e di hold: t_{SETUP} = 0.3ns e t_{HOLD} = 0.1ns;

1. Valutare la funzione logica svolta dal circuito al nodo di uscita F.
2. Calcolare la massima frequenza di clock a cui può funzionare il circuito.
3. Calcolare il consumo dinamico dell'intero circuito e quello dovuto al clock se il circuito lavora alla massima frequenza e V_{DD} = 3V (per semplicità assumere gli ingressi a 1 con una probabilità del 50% e che la capacità di ingresso del clock di ciascun FF sia uguale a C_{IN}).



Soluzione

1. $F = \overline{A \cdot B \cdot (C \oplus D)}$
2. f = 831 MHz
3. P_{dyn}^{F} = 140μW, P_{dyn}^{CLK} = 131μW

Esercizio B.3


Abbiamo a disposizione porte AND, OR, XOR a due ingressi, porte NOT e FF-D positivi. Sappiamo che:

- ciascun FF e porta logica ha capacità di ingresso C_{IN} = 15fF e resistenza di uscita R_{OUT} = 10kΩ;
- i tempi di setup e di hold di ciascun FF sono: t_{SETUP} = 0.5ns e t_{HOLD} = 0.3ns;
- il tempo di propagazione intrinseco di ciascun porta logica è t_{p0} = 0.2ns e quello dei FF è t_{p0} = 0.5ns.

1. Implementare la funzione logica F = (AB + B⊕C)D in architettura pipeline in modo tale che:
   - gli ingressi primari del circuito siano solo A, B, C e D in forma diretta;
   - gli ingressi primari entrino direttamente in un FF e il valore finale di F sia memorizzato in un FF
   - La frequenza di funzionamento sia più alta possibile
2. Calcolare il tempo di contaminazione e il tempo di propagazione massimo.
3. Calcolare la massima frequenza di funzionamento.
4. Il circuito disegnato funziona correttamente se il tempo di hold dei registri fosse di 1ns? Se no, come è possibile correggere il circuito?

Soluzione

1. Schema circuitale:



2. t_{CONT} = 0.6ns, t_{pMAX}=1ns;
3. f=0.66GHz;
4. Non funziona correttamente. Bisogna aggiungere porte logiche che svolgano complessivamente la funzione identità in tutti i percorsi in cui un FF pilota direttamente un altro FF (ramo dell'ingresso D)

Esercizio B.4

Consideriamo un sommatore a 64 bit in architettura carry lookahead in cui i vari blocchi del sommatore hanno i seguenti tempi di propagazione:

- Blocco di calcolo del segnale di propagate di ciascun bit t_P = 0.2ns
- Blocco di calcolo del segnale di generate di ciascun bit t_G = 0.3ns
- Blocco di calcolo dei segnali di propagate e generate di blocco t_{PG} = 0.4ns
- Blocco di calcolo del riporto t_C = 0.4ns
- Blocco di calcolo della somma t_S = 0.5ns

1. Quanto vale il tempo di calcolo di somma e riporto (T_{SUM} e T_{CARRY}) nel caso peggiore?
2. Supponiamo di introdurre dei FF con t_{SETUP} = 0.35ns, t_{HOLD}=0 e tempo di ritardo t_{pFF} = 0.4ns, in modo da realizzare lo stesso sommatore, ma in architettura pipeline, quanto vale la massima frequenza di funzionamento? E quanto il tempo di latenza?
3. Quanti FF sono necessari?


Soluzione

1. T_{CARRY} = 3.1ns, T_{SUM} = 3.6ns;
2. f = 800MHz, latenza = 8 (senza stadio iniziale e finale di FF);
3. 577

Esercizio B.5

Consideriamo il circuito in figura. Sappiamo che ciascuna porta logica ha un tempo di ritardo t_{pPL} = 0.5ns ciascun FF ha un tempo di ritardo t_{pFF}=0.3ns (comprensivi di carico esterno), tempo di setup di 0.2ns. Determinare:

1. La funzione svolta dal circuito
2. Il ritardo dei segnali Q_0, Q_1, Q_2 e Q_3 rispetto al clock
3. La massima frequenza di ingresso che può avere il circuito.
4. Calcolare il massimo tempo di hold che devono avere i FF.



Soluzione

1. Contatore binario.
2. Sfasamento rispetto a CLK: 2ns per tutti;
3. f=400MHz
4. t_{HOLD} massimo 0.8ns.

Esercizio B.6


La figura sottostante rappresenta un circuito per l'accumulazione di somme di numeri interi a 16 bit.

Assumiamo per semplicità che tutti i tempi di ritardo degli elementi fondamentali di un sommatore (setup, somma, riporto, MUX, …) sia t_p = 0.2ns.

Il registro invece è realizzato con FF che hanno tempo di ritardo e setup pari a 0.3ns e 0.1ns, rispettivamente.

Calcolare la massima frequenza di funzionamento dell'accumulatore e il tempo di contaminazione realizzando il sommatore in architettura:

1. Ripple carry (con FA ottimizzati)
2. Carry by-pass con bit raggruppati a 4 a 4
3. Linear carry select con bit raggruppati a 4 a 4
4. Carry lookahead.



Soluzione

1. f_{MAX} = 263MHz; T_{CONT} = 0.7ns
2. f_{MAX} = 357MHz; T_{CONT} = 0.7ns
3. f_{MAX} = 417MHz; T_{CONT} = 0.7ns
4. f_{MAX} = 556MHz; T_{CONT} = 0.7ns


C) Temporizzazione dei circuiti sequenziali

Esercizio C.1

DATI: t_{pNAND} = 150ps, t_{pFF} = 100ps, t_{SETUP} = 100ps, t_{HOLD} = 20ps.

Consideriamo il circuito in figura sincronizzato da un clock reale in cui CLK_2 è in anticipo di 20ps rispetto a CLK_1 e CLK_3 è in anticipo di 30ps rispetto a CLK1.

1. Calcolare la massima frequenza di funzionamento.
2. Il tempo di contaminazione è tale che il circuito funzioni correttamente?
3. Come cambia la massima frequenza di funzionamento se allo sfasamento del clock si aggiunge un jitter di 5ps?




Soluzione

1. f = 2.7GHz
2. Si.
3. f = 2.6GHz

Esercizio C.2

Consideriamo il circuito in figura. Sappiamo che ciascuna porta logica ha un tempo di ritardo t_{pPL} = 0.2ns ciascun FF ha un tempo di ritardo t_{pFF}=0.3ns (comprensivi di carico esterno), tempo di setup di 0.2ns. Determinare la massima frequenza di ingresso che può avere il circuito in assenza e in presenza di un jitter pari a 30ps.



Soluzione


(senza jitter) f = 769MHz
(con jitter) f = 714MHz

Esercizio C.3

DATI: $k_n' = 100\mu A/V^2$; $k_p' = 40\mu A/V^2$; $V_{TN} = -V_{TP} = 0.5V$; $V_{DSATN} = 0.6V$, $V_{DSATP} = -1V$, $C_{gn} = 1.2fF$, $C_{gp} = 3fF$, $C_{dn} = C_{sn} = 0.8fF$, $C_{dp} = C_{sp} = 2fF$, $Z_n=2$, $Z_p=5$, $V_{DD} = 3V$

Consideriamo un VCO a 7 stadi (ciascuno come quello in figura).

1. Calcolare la corrente imposta da M_1 e M_4 con $V_C = 1V$;
2. Calcolare il tempo di ritardo di un singolo stadio.
3. Calcolare la frequenza di funzionamento
4. Ricalcolare la frequenza di funzionamento con $V_C = 0.7V$.



Soluzione


1. I = 25μA
2. t_p=420ps
3. f=170MHz
4. f=27.2MHz

Esercizio C.4

Disegnare lo schema a blocchi di un PLL in cui i divisori di frequenza sono implementati con registri a 5 bit. Supponiamo che la frequenza di ingresso sia 12 MHz. Calcolare:

1. Il valore dei registri per ottenere una frequenza di:
   a. 20 MHz
   b. 48 MHz
   c. 100 MHz
2. Sappiamo che: il circuito è alimentato a $V_{DD} = 2.5V$ e che tutti i MOS del VCO hanno: $k_n' = 120\mu A/V^2$; $k_p' = 40\mu A/V^2$; $V_{TN} = -V_{TP} = 0.5V$; $V_{DSATN} = 0.6V$, $V_{DSATP} = -1V$; $C_{gn} = 1fF$, $C_{gp} = 3fF$, $C_{dn} = C_{sn} = 1.4fF$, $C_{dp} = C_{sp} = 4.2fF$; $Z_n = 2$; $Z_p=6$. Calcolare la tensione V_C richiesta nei tre casi sapendo che il VCO ha 5 stadi e trascurando il ritardo degli invertitori standard.

Soluzione



1. a) (M,N) = (5,3), (10,6), (15,18), (20,12), (25,15), (30,18)
   b) (M,N) = (4,1), (8,2), (12,3), (16,4), (20,5), (24,6), (28,7)
   c) N=3, M=25
2. a) $V_C = 0.64V$, b) $V_C = 0.72V$, c) $V_C = 0.82V$

Esercizio C.5

DATI: $k_n' = 180\mu A/V^2$; $k_p' = 60\mu A/V^2$; $V_{TN} = -V_{TP} = 0.35V$; $V_{DSATN} = 0.5V$, $V_{DSATP} = -0.8V$; $C_{g0} = 12.5fF/\mu m^2$, $C_{d0} = C_{s0} = 2fF/\mu m$, $L = 0.2\mu m$; $Z_n = 2$; $Z_p=4$, $V_{DD} = 2V$.

Consideriamo un DLL che impiega un blocco di ritardo programmabile (VCDL) con 3 stadi di invertitori controllati in corrente. Trovare la tensione di controllo V_C per ottenere un ritardo di:

1. 600ps
2. 1ns

Soluzione

1. $V_C = 0.821V$
2. $V_C = 0.715V$

7 Memorie a semiconduttore

Esercizio A.1


DATI: Parametri della pista di WL: C_A^{WL} = 0.8fF/μm² e C_B^{WL} = 0.04fF/μm; R_q^{WL} = 30Ω/q, L_{WL} = 0.25μm; Parametri della pista di BL: C_A^{BL} = 0.4fF/μm² e C_B^{BL} = 0.03fF/μm; R_q^{BL} = 5Ω/q, L_{BL} = 1μm; Dimensioni della cella: D = 1.5μm lungo la WL e H = 2μm lungo la BL; capacità e resistenza del MOSFET: C_g = 2fF, C_d = 1fF, R_n = 5kΩ; decoder di riga: t_{p0} = 50ps e resistenza di uscita pari R_{DEC} = 100Ω.

1. Disegnare il circuito che realizza una memoria ROM-NOR con 4 WL e 8 BL che memorizza le seguenti parole (LSB a sinistra) programmate attraverso la maschera CONTACT:
   - WL = 00 → BL = 00101100
   - WL = 01 → BL = 00000000
   - WL = 10 → BL = 11100111
   - WL = 11 → BL = 11111111
2. Calcolare il tempo di ritardo lungo le WL.

   Supponiamo di estendere la matrice a 128 WL x 256 BL.
3. Calcolare il tempo di ritardo lungo la WL e la BL nel caso peggiore.

Soluzione

1. Schema circuitale:



2. t_{pWL} = 61ps
3. t_{pWL} = 9.9ns, t_{pBL} = 1.91ns


Esercizio A.2

DATI: Parametri della WL: $C_A^{WL} = 0.8fF/\mu m^2$ e $C_B^{WL} = 0.04fF/\mu m$; $R_q^{WL} = 30\Omega/q$, $L_{WL} = 0.25\mu m$; Dimensioni della cella: D = 1.5μm lungo la WL e H = 2μm lungo la BL; capacità e resistenza del MOSFET: C_g = 2fF, C_d = 1fF, $R_n = 5k\Omega$; decoder di riga: t_{p0} = 50ps e resistenza di uscita pari $R_{DEC} = 100\Omega$.

1. Disegnare il circuito che realizza una memoria ROM-NAND con 4 WL e 4 BL usando solo MOSFET con $V_{TN} > 0$ che memorizza le seguenti parole (LSB a sinistra):
   - WL = 00 → BL = 0011
   - WL = 01 → BL = 0001
   - WL = 10 → BL = 1111
   - WL = 11 → BL = 1011
2. Assumendo che ciascuna BL abbia un PMOS di pull-up con le stesse capacità parassite dell'NMOS, calcolare il tempo di propagazione del segnale di ciascuna BL.
3. Supponiamo di estendere la matrice di memoria a 32WL x 128BL, calcolare il tempo di ritardo lungo WL e BL nel caso peggiore.

Soluzione

1. Schema circuitale



2. $t_p(BL_0) = 48.3ps$, $t_p(BL_1) = 20.7ps$, $t_p(BL_2) = 55.2ps$, $t_p(BL_4) = 69ps$
3. $t_{pWL} = 2.53ns$, $t_{pBL} = 3.64ns$

Esercizio A.3

DATI: $k_n' = 150\mu A/V^2$; $k_p' = 50\mu A/V^2$, $V_{TN} = -V_{TP} = 0.3V$ (trascurare l'eventuale effetto body), $V_{DSATN} = 0.4V$, $V_{DSATP} = -0.6V$, $V_{DD} = 1.5V$. $C_{g0} = 20fF/\mu m^2$, $C_{d0} = 2fF/\mu m$; Assumere come regola di processo che la larghezza e lunghezza minima di un MOS siano $W_{MIN} = 0.5\mu m$ e $L_{MIN} = 0.25\mu m$, rispettivamente.
Pista di WL: $C_{AREA}^{WL} = 0.3fF/\mu m^2$, $C_{BORDO}^{WL} = 0.02fF/\mu m$, $R_q^{WL} = 25\Omega/q$, larghezza $L_{WL} = 0.15\mu m$;
Pista di BL: $C_{AREA}^{BL} = 0.2fF/\mu m^2$, $C_{BORDO}^{BL} = 0.03fF/\mu m$, $R_q^{BL} = 5\Omega/q$ e larghezza 1μm; $L_{BL} = 0.8\mu m$;
Dimensione della cella: 3μm lungo la WL e 4μm lungo la BL;
Decoder di riga: tempo di ritardo intrinseco $t_{p0}^{DEC} = 200ps$, resistenza di uscita $R_{OUT}^{DEC} = 100\Omega$
Sense amplifier: tempo di ritardo intrinseco $t_{p0}^{SA} = 50ps$, resistenza di uscita $R_{OUT}^{SA} = 100\Omega$.

Consideriamo una memoria SRAM con 256 righe e 64 colonne.

1. Assumendo che gli NMOS e i PMOS degli invertitori abbiano dimensione minima Z_n=2 e Z_p = 4 dimensionare correttamente i pass-transistor in modo che siano soddisfatte le condizioni di scrittura.
2. Calcolare il tempo di ritardo lungo la WL e la BL

Soluzione

1. $Z_{PT} = 2$;
2. $t_{pWL} = 1.46ns$, $t_{pBL} = 0.65ns$

Esercizio A.4

Sia data una memoria DRAM con 1024x512 wordline x bitline, alimentata a V_{DD} = 3.3V. Sappiamo che:

- Ciascuna cella ha dimensione D=1.75μm lungo la WL e H=2.5μm lungo la BL.
- Il MOS della cella ha tensione di soglia V_{TN0} = 0.7V (l'effetto body, se presente, comporta una variazione di 0.5V) e capacità parassite $C_d = C_s$ = 0.5fF e C_g = 1fF. La capacità di storage è 150fF.
- Le WL hanno R_{qWL} = 20Ω/q, C_A^{WL} = 0.2fF/μm^2, C_B^{BL} = 0.03fF/μm e larghezza 0.5μm
- Le BL hanno R_{qBL} = 5Ω/q, C_A^{BL} = 0.1fF/μm^2, C_B^{BL} = 0.04fF/μm e larghezza 2μm.
- Il sense amplifier e il decoder di riga hanno resistenza di uscita di 200Ω e t_{p0} trascurabile.

1. Calcolare la capacità totale di ciascuna WL e quella di ciascuna BL.
2. Calcolare il tempo di propagazione attraverso le WL e le BL.
3. Sapendo che in fase di scrittura la BL è mantenuta a 0V per scrivere uno "0" e a V_{DD} per scrivere "1" calcolare i valori di tensione V_{SL} e V_{SH} della capacità di storage nei due casi.
4. Sapendo che in fase di lettura le bitline è precaricata a V_P = 1.5V, calcolare la massima variazione di tensione nelle bitline (prima che intervenga il sense amplifier)
5. Assumiamo ora che la minima differenza di tensione misurabile dal sense amplifier sia di 60mV, dimensionare la capacità di storage in modo opportuno.

Soluzione

1. C_{WL} = 0.66pF, C_{BL} = 0.97pF;
2. t_{pWL} = 8.2ns,t_{pBL}= 4.4ns;
3. V_L=0, V_H=2.1V;
4. $\Delta V(0)$ = -114mV, $\Delta V(1)$ = 45.6mV;
5. C_{ST}=108fF

Esercizio A.5

Consideriamo una DRAM con 2048×1024 celle alimentata con V_{DD} = 1.8V. La capacità di storage e C_{ST} = 100fF. La cella ha dimensione D = 0.9μm lungo la WL e H = 1.5μm lungo la BL. Sappiamo inoltre che:

- Le WL hanno C_A^{WL} = 0.2 fF/μm^2 e C_B^{WL} = 0.03fF/μm e larghezza 0.15μm.
- Le BL hanno C_A^{BL} = 0.05fF/μm^2, C_B^{BL} = 0.02fF/μm e larghezza 0.6μm.
- Il MOS ha capacità di gate C_g = 0.7fF, capacità di drain e di source $C_d = C_s$ = 0.5fF e V_{TN} = 0.3V. (assumere che l'effetto body, quando presente, induca una variazione di 0.2V).
- WL e BL sono mantenute a 0V quando la memoria non è usata.

Si supponga inoltre che ogni BL sia precaricata a V_P = 0.8V per la fase di lettura:

1. Calcolare la capacità totale di ciascuna WL e ciascuna BL.
2. Stimare l'energia assorbita dall'alimentazione V_{DD} a ogni ciclo di refresh di una riga in cui sono memorizzati tutti bit a 0.
3. Calcolare l'energia assorbita dall'alimentazione V_{DD} a ogni ciclo di refresh di una riga in cui sono memorizzati tutti bit a 1.
4. Supponendo che in ciascuna riga metà dei bit sia a 1 e metà sia a 0, calcolare l'energia assorbita dall'alimentazione V_{DD} a ogni ciclo di refresh dell'intera memoria.
5. Calcolare la massima energia assorbita dall'alimentazione a ogni ciclo di refresh dell'intera memoria.
6. Supponiamo che tutte le celle siano a 1, che il refresh sia fatto con un periodo di 10ms e che il contenuto della memoria non sia mai modificato. Quanto vale la potenza dissipata per il refresh?

Soluzione

1. C_{WL} = 0.8pF;
2. E(0) = 1.9nJ;
3. E(1) = 29pJ;
4. E = 6.24μJ
5. E_{MAX} = 8.63μJ;
6. P = 863μW

Esercizio A.6

Sia data una memoria DRAM con 1Mbit di celle (2^{20} celle) alimentata a V_{DD} = 1.8V.

La cella ha dimensione D = 0.9µm lungo la WL e H = 1.5µm lungo la BL. Sappiamo inoltre che:

- Le WL hanno C_A^{WL} = 0.2 fF/µm^2, C_B^{WL} = 0.03fF/µm, R_q^{WL} = 10Ω/q e larghezza 0.15µm.
- Le BL hanno C_A^{BL} = 0.05fF/µm^2, C_B^{BL} = 0.02fF/µm, R_q^{BL} = 2Ω/q e larghezza 0.6µm.
- Il MOS ha capacità di gate C_g = 0.7fF, capacità di drain e di source $C_d = C_s$ = 0.5fF e V_{TN} = 0.3V (assumere che l'effetto body, quando presente, induca una variazione di 0.2V).
- Il decoder di riga e il sense amplifier hanno una resistenza di uscita R_{DEC} = 200Ω e R_{SA} = 100Ω e tempo di ritardo intrinseco trascurabile

1. Trascurando il decoder di riga e il sense amplifier, calcolare il numero ottimo di righe e colonne del banco di memoria per minimizzare il tempo di accesso.
2. Con le dimensioni trovate, calcolare il tempo di ritardo lungo WL e BL includendo le resistenze di uscita del decoder di riga e del sense amplifier.
3. Assumendo che la minima variazione della tensione letta dal sense amplifier sia 50mV, che la tensione di precarica sia 0.8V, calcolare il minimo valore della capacità di storage.

Soluzione


1. 2^9 BL e 2^{11}WL
2. t_{pWL} = 4.29ns, t_{pBL} = 4.57ns
3. C_{ST} = 141fF

8 Circuit logici programmabili


Esercizio A.1

Data la PLA in figura. Implementare le seguenti funzioni logiche:

- $F_0 = A \cdot B + C \cdot \bar{B}$
- $F_1 = \overline{A \oplus B}$
- $F_2 = A \cdot B + A \cdot C + B \cdot C$
- $F_3 = A \oplus B \oplus C$




Soluzione




Esercizio A.2

Implementare un sommatore seriale con la PLA sequenziale in figura. Il circuito deve avere come ingressi al ciclo n-esimo di clock i bit A_n e B_n del numero da sommare e il riporto relativo alla somma dei bit precedenti. Il segnale di uscita ad ogni ciclo di clock è il bit di somma S_n.



Soluzione




Esercizio A.3

Implementare le seguenti funzioni mediante una LUT 8 bit.

1. $F = A \cdot B + C \cdot \bar{B}$
2. $F = \overline{A \oplus B}$
3. $F = A \cdot B + A \cdot C + B \cdot C$
4. $F = A \oplus B \oplus C$


Soluzione




Esercizio A.4

Usando due o più celle CLB come quelle in figura, implementare un full-adder la cui solo l'uscita della somma sia sincronizzata con un segnale di clock. Indicare:

- I bit di configurazione CFG di ciascuna cella usata
- Come sono connesse le celle




Soluzione



Esercizio A.5

Usando due o più celle CLB come quelle in figura, implementare l'operatore CLU di una unità carry-lookahead che assembla i segnali di propagate e generate di blocco in modo asincrono. Indicare:

- I bit di configurazione CFG di ciascuna cella usata
- Come sono connesse le celle



Soluzione

